第三章门电路

Report
第三章
逻辑门
逻辑门电路:用来实现基本逻辑运算和复合逻
辑运算的电子电路统称为逻辑门电路。
基本和常用门电路有与门、或门、非门(反相
器)、与非门、或非门、与或非门和异或门等。
逻辑门是构成所有数字电路的基本单元电路。
目前在数字电路中用的最多的是CMOS电路和TTL电
路两种类型。
3.1 MOS管的开关特性
1. N沟道增强型MOS管的结构和符号
半导体层
PN结
SiO2绝缘
层
S (Source):源极
G (Gate):栅极
D (Drain):漏极
B (Substrate):衬底
2. P沟道增强型MOS管的结构和符号
S (Source):源极
G (Gate):栅极
D (Drain):漏极
B (Substrate):衬底
3. N沟道耗尽型和P沟道耗尽型
区别:耗尽型MOS管在VGS=0时就已经有导电沟道存在
3.2 CMOS门电路
3.2.1 CMOS反相器和传输门
1. CMOS反相器
(1) 电路结构
1.逻辑关系:
(设VDD>(VTN+|VTP|),且VTN=|VTP|)
(1)当Vi=0V时,T1截止,T2导通。输出VO≈5V。
(2)当Vi=5V时,T1导通,T2截止,输出VO≈0V。
v0  vi
电压、电流传输特性
VI  VTN时,VO  VDD  VOH
VI  VDD  VTP 时,VO  VOL  0
VTN  VI  VDD  VTP ,T1 , T2同时导通。
若T1 , T2参数完全对称,VTH
1
1
 VDD时,VO  VDD
2
2
2. CMOS传输门
开关状态由加在P和N的控制信号决定。
当P=0V,N=VDD时,两个MOS管均导通,A-B接通。
当P=VDD,N=0V时,两个MOS管均截止,A-B断开。
3.2.2 CMOS与非门、或非门和异或门
1. 与非门
2. 或非门
3. 异或门
4. 异或非门
工作原理与异或门类似
5. 与门、或门和同相缓冲器
由反相器、传输门、与非门、或非门可以组成其他
逻辑功能的门电路或逻辑电路。
与非门+反相器
或非门+反相器
反相器+反相器
6. 输入、输出端有反相器的或非门和与非门
通常在集成电路芯片的每个输入和输出端内部都接有标准参
数的反相器。
3.2.3 三态输出和漏极开路输出的CMOS门电路
1. 三态输出的门电路
EN   0时,Y  A
EN   1时,Y  Z (高阻)
三态门的用途:总线连接
2. 漏极开路输出的门电路
(1) 输出并联使用,实现线与运算
(2) 需要在输出端与电源之间外接上拉电阻RP
(1) 输出并联使用,实现线与运算
(2) 使用时在输出端与电源之间外接上拉电阻RP
若RON  RP  ROFF,则VOH  VDD、VOL  0
RP的计算方法:
• 将n个OD门接成“线与”结构,并考虑存在负载电流
IL的情况下,电路如图所示
为保证输出电压高于VOH,RP不能太大,
VDD  ( nI OH  I L ) RP  VOH

RP  (VDD  VOH ) ( nI OH  I L )  RP(max)
为保证流入O D门的电流不超过允许的低
电平输出电流最大值I OL(max),RP不能太小
I L  (VDD  VOL ) RP  I OL(max)

RP  (VDD  VOL ) ( I OL(max)  I L )  RP(min)
漏极开路输出的CMOS门电路的用途:接成总线结构
3.2.4 CMOS电路的静电防护和锁定效应
1. 静电防护
为了防止静电击穿,在CMOS集成电路的每个输
入端都设置了输入保护电路。
2. 锁定效应
当CMOS电路的输入端或输出端出现瞬时高压时,
有可能使电路进入这样一种状态,即电源至电
路公共端之间有很大的电流流过,输入端也失
去了控制作用。
通过改进制造工艺,已经可以做到一般情况下不
会发生,但还不能绝对避免。
3.2.5 CMOS电路的电气特性和参数
1. 直流电气特性和参数
也称静态特性,指电路处于稳定工作状态下的电压、
电流 特性,通常用一系列电气参数来描述。
(1) 输入高电平VIH和输入低电平VIL
VDD为+5V时,74HC系列集成电路的VIH(min)约为3.5V,
VIL(max)约为1.5V。
(2) 输出高电平VOH和输出低电平VOL
VDD为+5V时, 74HC系列集成电路的VOH(min)为4.4V
(当输出端流出的负载电流为-4mA时),VOL(max)为
0.33V(当流入输出端的负载电流为4mA时)。
(3) 噪声容限VNH和VNL
VNH=VOH(min)- VIH(min)
=4.3-3.5=0.8V
VNL=VIL(max)- VOL(max)
=1.5-0.33=1.17V
(4) 高电平输入电流IIH和低电平输入电流IIL
IIH(max)和 IIL(max)通常在1μA 以下。
(5) 高电平输出电流IOH和低电平输出电流IOL
74HC系列电路中,当VDD=5V时,RON(N)不大于50Ω,
而RON(N)在100Ω 以内;
高电平输出电流IOH为-4mA;
低电平输出电流IOL为4mA。
2. 开关电气特性和参数
也称动态特性,是指电路在状态转换过程中的电压、
电流特性。
(1) 动态功耗
PD  PL  PT
2
 (C L  C pd )VDD
f
(2) 传输延迟时间tpd
在CL=50pF的条件下,74HC04的传输延迟时间tpd约为9ns。
导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的
中点所经历的时间。
截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的
中点所经历的时间。
与非门的传输延迟时间tpd:
t PLH  t PHL
t pd 
2
一般TTL与非门传输延迟时间tpd的值为几纳秒~十几个纳秒。
3.3 双极型半导体二极管和三极管的开关特性
3.3.1 双极型二极管的开关特性和二极管门电路
1. 二极管的结构和伏安特性:
PN结 + 引线 + 封装构成
二极管与门
设VCC = 5V
加到A,B的 VIH=4V
VIL=0.3V
二极管导通时 VDF=0.7V
A
0.3V
0.3V
4.0V
4.0V
B
0.3V
4.0V
0.3V
4.0V
Y
1.0V
1.0V
1.0V
4.7V
规定4V以上为1
1V以下为0
A
0
0
1
1
B
0
1
0
1
Y
0
0
0
1
二极管或门
设VCC = 5V
加到A,B的 VIH=4V
VIL=0.3V
二极管导通时 VDF=0.7V
A
0.3V
B
0.3V
Y
0V
0.3V
4.0V
4.0V
4.0V
0.3V
4.0V
3.3V
3.3V
3.3V
规定3.3V以上为1
0.3V以下为0
A
0
B
0
Y
0
0
1
1
1
0
1
1
1
1
二极管构成的门电路的缺点
• 电平有偏移
• 带负载能力差
• 只用于IC内部电路
3.3.2 双极型三极管的开关特性
1. 双极型三极管的结构示意图和符号
npn型三极管
pnp型三极管
2. npn型三极管开关电路
只要参数合理:
VI=VIL时,T截止,VO=VOH
VI=VIH时,T导通,VO=VOL
3. 三极管的开关等效电路
3.4 TTL门电路
3.4.1 TTL反相器
1. 电路结构和工作原理
设定:
VCC  5V
VIH  3.6V
VIL  0.2V
PN结导通压降VON  0.7V
(1) VI V IL 0.2V
VO  VOH
(2) VI V IH 3.6V ( A  1)
VO  VOL (Y  0)
输入级
倒相级
输出级
(1)输入低电平0.2V 时。
该发射结导通,VB1≈0.9V。T2、T4都截止。
忽略流过R2 的电流,VB3≈VCC=5V 。
由于T3和D导通,所以:
VO≈VCC-VBE3-VD
=5-0.7-0.7=3.6(V)
0.2V
实现了非门的逻辑功能之一:
输入低电平时,输出为高电平。
0.9V
5V
3.6V
(2)输入为高电平3.6V时。 由于T 饱和导通,输出电压为:
4
T2、T4饱和导通,
VO=VCES4≈0.2V
由于T2饱和导通,VC2=1V。
T3和二极管D2都截止。
实现了非门逻辑功能的另一方面:
输入为高电平时,输出为低电平。
综合上述两种情况 ,该电
路满足非的逻辑功能,即:
YA
3.6V
2.1V
1V
1.4V
0.7V
0.2V
•
需要说明的几个问题:
① 输入级由T1 , R1和D1组成,为后面的倒相级提供驱动信号
② 倒相级由T2和R2、R3组成。T2的输出VC2 和Ve2变化方向
相反, 故称倒相级。
③ 由T3、T4和D2和R4组成输出级,在稳态下,
T3和T4总有一个导通、一个截止。
既能降低功耗又提高了带负载能力,称推拉式。
④ D1抑制负向干扰
D2 保证T4 导通时T3可靠地截止。
电压传输特性
阈值电压VTH约为1.4V
2. 输入特性
以反相器SN7404为例
当VI V IL 0.2V时,
当VI V IH 3.6V时,vB1  2.1V ,
I IL  (VCC  vBE1  VIL ) / R1
T1处于“倒置”状态, 小于0.01
 (5  0.7  0.2) / 4  103
  1mA
 输入电流I IH 非常小
I IH(max)  40A
若将输入端经过电阻RP 接地,
vI 将随RP的增加而升高,
升至1.4V以后,vB1=2.1V,
vI维持在1.4V左右
vI 
Rp
RP  R1
(VCC  vBE1 )
结论:TTL输入端悬空和接逻辑1电平效果相同
注意:CMOS电路中若输入端经过电阻接地,输入端电位为零
3. 输出特性
(1) IoL——是输出低电平时,流入输出端的电流。 IoL(max)=16mA。
(2) IoH——是输出高电平时,流出输出端的电流。IoH(max)=0.4mA。
1. 反相器接有负载电路时,输出的高低电平随负载电流的变化而改变,
且变化不大。
2. 需要驱动较大的负载电流时,总是用输出低电平去驱动。
3.4.2 TTL与非门、或非门、与或非门和异或门
1. 与非门
 A  B由多发射极三极管实现
当A和B有一个或同时为0.2V时,VB1  0.9V ,
T2和T4 截止,T3 导通,VO  VOH  1
当A和B同为高电平3.6V时,VB1  2.1V ,
T3 截止,T2和T4 导通,VO  VOL  0
 输入电流计算:
I IL:并联后与仅一个接地时相同
I IH :每个值相同,并联后加倍
Y  AB
2. 或非门
3.与或非门
 两个完全一样的输入电路
因为T2和T2的输出并联
所以A、B任何一个为1均使T4 导通,T3 截止  VO  VOL
只有A、B同为0,才有T4 截止,T3 导通  VO  VOH
 输入电流计算时,I IH 和I IL 均加倍
4. 异或门
3.4.3 三态输出和集电极开路输出的TTL门电路
1. 三态输出的门电路
输出有三个状态:VOL ,VOH,高阻( Z )
(1) EN   0, P  1, D3截止,反相器为“工作状态” Y  A
(2) EN   1, P  0, D3导通,输出端为“高阻状态” Y  Z
2. 集电极开路输出的门电路(open collector)
结构图和逻辑符号
• 两个OC门的输出端并联实现“线与”,并可将OC门用于
信
号到总线的连接。
• 为了获得输出的高低电平,需要将OC门的输出端经过一
个
上拉电阻接至电源。
RL(min)
VCC  VOL
I OL (max)  m IIL
VCC  VOH
RL(max) 
nIOH  m IIH
图2.17 OC门外接负载电阻和电源示意图
式中,IOL(max)为OC门导通时允许流过的最大负载电流,
IOH为OC门截止时的漏电流。
图
3.4.4 TTL门电路的电气特性和参数
1. 直流电气特性和参数
(1) 输入高电平VIH和输入低电平VIL
在74系列中,电源电压+5V, VIH(min)为2V, VIH(max)为
0.8V。
(2) 输出高电平VOH和输出低电平VOL
在74系列中, VOH(min)为2.4V(当负载电流为-0.4mA),
VOL(max)为0.4V(当负载电流为16mA )。
(3) 噪声容限VNH和VNL
VNH=VOH(min)- VIH(min)=0.4V
VNL=VIL(max)- VOL(max)=0.4V
(4) 高电平输出电流IOH和低电平输出电流IOL
IOH(max)<<IOL(max)
在74系列中,IOL(max)=16mA,IOH(max)=-0.4mA 。
(5) 高电平输入电流IIH和低电平输入电流IIL
IIH(max)<<IIL(max)
在74系列中,IIH(max)=0.04mA,IIL(max)=-1.6mA 。
(6) 输出高电平时的电源电流ICCH和输出低电平时的电源电流ICCL
I CCH  (VCC  v B1 ) / R1
 ( 5  0.9) / 4  103
 1m A
I CCL  (VCC  v B1 ) / R1  (VCC  vC2 ) / R2
 ( 5  2.1) / 4  103  ( 5  0.8) / 1.6  103
 3.4m A
2. 开关电气特性和参数
(2)
(1) 电源动态尖峰电流
传输延迟时间tpd
tPLH > tPHL 在74系列中, tPHL=8ns, tPLH=12ns,平均传
输延迟时间tpd在10ns左右。
成因:输出电平转换中,瞬时T3和T4同时导通
影响:iP较大,流过公共电源线形成干扰源
3.5 ECL电路
非饱和型的高速逻辑电路
ECL或/或非门电路结构
优点:能以极快的速度完成电路状态的转换
缺点:电路功耗大,稳定性较差
第3章
3.1
3.3
3.4
习题
3.6
3.14 3.16 3.19 3.20
3.13

similar documents