Transistor_fet

Report
Bài Báo Cáo
Tìm Hiểu Về Transistor Trường
FET
1
Transitor hiệu ứng trường
Field Effect Transistor- FET
2
Nội dung
•
•
•
•
•
Khái niệm chung
JFET
MOSFET
Phân cực cho FET
Sơ đồ mắc FET trong mạch điện
3
Kh¸i niÖm chung
• Tranzito trường - FET (Field Effect Transistor) là
một cấu kiện điện tử gồm 3 cực, trong đó có một
cực điều khiển.
• Khác với BJT sử dụng hai loại hạt dẫn đồng thời
(n và p) và điều khiển bằng dòng thì FET chỉ
dùng một loại hạt dẫn (hoặc n hoặc p) và điều
khiển bằng điện áp.
• FET đặc biệt có nhiều ưu điểm như tiêu thụ rất ít
năng lượng, trở kháng vào lớn, thuận tiện trong
công nghệ chế tạo.
4
Dòng vào
Bộ
khuếch đại
Dòng ra
BJT là phần tử
được điều khiển
bằng dòng
5
Điện áp vào
Bộ
khuếch đại
Dòng ra
FET là phần tử
được điều khiển
bằng áp
6
Phân loại
• JFET- Junction field effect transistor) :Transistor trường có điều
khiển bằng tiếp xúc P - N (hay còn gọi là transistor mối nối đơn )
• MOSFET (metal oxide semiconductor field effect transistor):
Transistor trường có cực cửa cách điện
• MOSFET kênh có sẵn (còn gọi là DMOSFET - Depleted)
• MOSFET kênh cảm ứng (còn gọi là EMOSFET – Enhanced).
7
Ký hiệu
• S: source – cực nguồn là nơi các hạt dẫn đa số xuất phát đi
vào kênh và tạo ra dòng điện trong kênh dẫn ID.
• D: drain – cực máng là cực mà ở đó các hạt dẫn đa số rời
khỏi kênh dẫn.
• G: gate – cực cửa là cực điều khiển dòng điện chạy qua
kênh dẫn
D
D
G
G
S
Kênh N
Kênh P
D
G
G
S
JFET
D
S
Kênh N
G
S
Kênh P
MOSFET kªnh cã s½n
D
D
S
Kênh N
G
S
Kênh P
MOSFET kªnh c¶m øng
8
JFET
Cấu tạo, ký hiệu
§ iÖn cùc
tiÕp xóc
D
D
§ iÖn cùc
tiÕp xóc
Kªnh dÉn N
Kªnh dÉn P
D
G
G
D
N-JFET
G
n
p
G
n
S
miÒn tiÕp
xóc P-N
miÒn tiÕp
xóc P-N
S
a) JFET kênh N
P-JFET
S
miÒn tiÕp
xóc P-N
miÒn tiÕp
xóc P-N
S
b) JFET kênh P
9
JFET
Cấu tạo thực tế
10
JFET
nguyên tắc hoạt động
• Để đảm bảo JFET có khả năng hoạt động như khóa điện tử (có trạng
thái dẫn bão hòa và ngắt) hoặc như phần tử khuếch đại (có trạng thái
điều khiển được dòng) thì JFET phải được phân cực như sau:
– UGS có chiều sao cho 2 chuyển tiếp P - N phân cực ngược
– UDS có chiều sao cho hạt dẫn đa số trong kênh dẫn di chuyển từ S tới D
• Điều kiện phân cực cho JFET (kênh N) là:
• 0 >UGS > UGS ngắt
• UDS > 0
• Điều kiện phân cực cho JFET (kênh P) là:
• 0 < UGS < UGS ngắt
• UDS < 0
11
JFET kênh N khi chưa phân cực
Drain
(D)
Khi các cực để hở, JFET
chưa hoạt động.
Gate
(G)
P
N
P
Source
(S)
Miền nghèo được hình
thành giữa 2 lớp bán dẫn
P-N một cách tự nhiên
JFET kênh N khi đặt điện áp vào D và S,
chân G để hở
ID
Drain
(D)
Xuất hiện dòng điện trong
kênh dẫn chạy từ D tới S
(hạt dẫn điện tử chạy từ S
VDS tới D)
`
Gate
(G)
P
Cực G để hở, đặt nguồn
điện áp dương giữa D và S
P
Source
(S)
Miền nghèo giữa 2 lớp bán
dẫn P-N được mở rộng về
phía D do càng gần D thì
chuyển tiếp P-N càng được
phân cực ngược mạnh
hơn phía S
JFET kênh N khi phân cực bão hòa
ID
Cực G được nối với cực S,
đặt nguồn điện áp dương
giữa D và S
Drain
(D)
`
VDS
VGS=0V
Gate
(G)
P
P
Source
(S)
Dòng điện trong kênh dẫn
mạnh dần theo sự gia tăng
của điện áp VDS
Miền nghèo giữa 2 lớp bán
dẫn P-N được mở rộng về
phía D, nghĩa là kênh dẫn
hẹp lại về phía D
Tới một giá trị VDS xác định
thì dòng trong kênh dẫn
không tăng được nữa, IDSS,
JFET ở trạng thái bão hòa
(khóa điện tử đóng)
JFET kênh N phân cực UGS < 0
ID
Drain
(D)
Đặt nguồn điện áp âm giữa
G và S còn nguồn điện áp
dương giữa D và S
`
VDS
VGS<0V
Gate
(G)
P
P
Source
(S)
Dòng điện trong kênh dẫn
có giá trị nhỏ hơn và sớm
bão hòa hơn trong trường
hợp VGS = 0 (nếu cùng
chung giá trị VDS). Dòng
điện trong kênh được điều
khiển bởi điện áp VGS,
JFET làm việc như phần tử
khuếch đại
JFET kênh N bị thắt kênh dẫn
VGS=-Ve
ID
Gate
(G)
Drain
(D)
`
VDS
P
P
Source
(S)
Nếu tiếp tục tăng VGS theo
chiều âm thì tới một giá trị
xác định (ký hiệu là Ve, VP
hoặc VGS off) trong kênh
dẫn không có dòng nữa.
Kênh dẫn bị thắt do miền
nghèo từ 2 phía mở rộng
ra và tiếp xúc nhau,
JFET ở trạng thái ngắt
(khóa điện tử mở)
Minh họa hoạt động của JFET kênh N
17
JFET kênh N
Đặc tuyến ra (1)
I D  f U DS U
GS
 const
 Khi UDS nhỏ độ rộng kênh dẫn có dạng đều đặn về cả hai phía D và S.
Kênh dẫn có đặc tính trở kháng tuyến tính
Khi UDS tăng lên kênh dẫn có xu hướng hẹp lại về phía D (do chuyển tiếp
P-N có xu hướng phân cực ngược mạnh hơn ở phía D).
18
Tới một giá trị UDS xác định dòng trong kênh dẫn không tăng nữa
JFET kênh N
§Æc tuyÕn ra (2)
ID(mA)
Vùng dòng điện ID không đổi
10
Vùng
thuần
trở
UGS=-0V
8
UGS=-0.5V
6
UGS=-1V
UGS=-2V
4
UGS=-4V
2
UU
DSsat
DS
bh
0
2 3 4
6
8
UGS ngắt
10
UDS(V)
I D  f U DS U
GS
 const
• UGS càng âm thì điểm
A và B càng gần gốc,
nghĩa là quá trình bão
hoà và đánh thủng
đánh
sớm xảy ra khi tăng
thủng
dần UDS.
• Tại UGS ngắt miền
nghèo của 2 chuyển
tiếp PN chạm nhau thì
kênh dẫn không cho
hạt dẫn qua, JFET ở
trạng thái ngắt 19
JFET kênh N
Đặc tuyến ra (3)
• Trên đặc tuyến, ta thấy có 3 vùng rõ rệt:
• Vùng UDS < UDS bh: Dòng tăng nhanh theo sự gia tăng của UDS, khá
tuyến tính. Kênh dẫn điện giống như một điện trở nên vùng này được
gọi là vùng tuyến tính hay vùng điện trở thuần.
• Vùng UDS bh < UDS < UDS thủng: dòng cực máng gần như không tăng khi
tăng giá trị của UDS, gọi là vùng bão hòa
• Vùng UDS  UDS thủng: tiếp giáp PN bị đánh thủng, dòng ID tăng vọt.
Vùng này gọi là vùng đánh thủng.
• UDS bh là giá trị UDS mà bắt đầu từ đó dòng cực máng không tăng nữa
• Giá trị dòng bão hòa với trường hợp UGS = 0 được ký hiệu là IDSS.
20
JFET
Đặc tuyến truyền đạt
• Công thức Shockley


U
GS

I D  I DSS .1 
 U

GS ( off ) 

2
21
Các tham số của JFET
• Tham số giới hạn gồm có:
• Dòng cực máng cực đại cho phép IDmax là dòng điện ứng với điểm B
trên đặc tuyến ra (ứng với giá trị UGS = 0); giá trị IDmax khoảng 50mA.
• Điện áp UDSmax. Giá trị UDSmax trong khoảng UB/ (1.2 1.5) với UB là
điện áp đánh thủng chuyển tiếp p-n.
• Điện áp ngắt UGS(off) hay giá trị Up
• Tham số làm việc gồm có:
• Điện trở cực máng rD :
rD  UDS I D UGS  const
• Độ hỗ dẫn S (hay gm) cho biết tác dụng điều khiển của điện áp cực
cửa đến dòng cực máng:
S  I D UGS U DS  const
• Điện trở giữa cực cửa và cực nguồn rGS
rGS  U GS I G
• Tại tần số làm việc cao cần quan tâm đến điện dung giữa các cực
CDS và CGS (cỡ vài pF)
22
MOSFET
• Metal Oxyde Semiconductor Field Effect Transistor hay
IGFET (Isolated Gate FET)
• D-MOSFET (Depletion type MOSFET - tức là MOSFET loại
nghèo): MOSFET kênh đặt sẵn
– Kênh dẫn được hình thành sẵn trong quá trình chế tạo.
– Hoạt động cả trong chế độ làm nghèo và chế độ làm giầu hạt dẫn.
• E-MOSFET (Enhancement type MOSFET - tức là MOSFET
loại giầu hoặc loại tăng cường): MOSFET kênh cảm ứng
– Kênh không được chế tạo trước mà hình thành khi đặt một điện áp nhất
định lên cực G. Quá trình hình thành kênh chính là quá trình làm giầu hạt
dẫn nhờ hiện tượng cảm ứng tĩnh điện từ cực G.
– Chỉ làm việc được ở chế độ làm giầu (E-mode).
23
MOSFET kênh có sẵn (DMOSFET)
Cấu tạo, ký hiệu
D
G
S
Kim lo¹ i
SiO2
TiÕp ®iÓm
Kªnh P
Kªnh N
D
D
Kªnh dÉn N
SS
G
S
S
§ ÕP
D
D
G
G
Cùc ®ÕSS
(Substrate)
a) CÊu tróc vËt lý DMOSFET kªnh N
SS
G
S
S
b) Ký hiÖu DMOSFET
Nguyên tắc hoạt động
• Kênh dẫn được cách ly với đế bằng tiếp xúc p-n phân cực ngược nhờ
điện áp phụ đưa đến cực đế (thường được nối chung với cực S).
• Cấp UDS sao cho các hạt dẫn đa số trong kênh dẫn có chiều từ S sang
D (UDS > 0 với DMOSFET kênh N).
• UGS điều khiển hoạt động của DMOSFET hoạt động trong chế độ giàu
hạt dẫn hoặc nghèo hạt dẫn.
24
MOSFET kênh có sẵn (DMOSFET)
Đặc tuyến ra/truyền đạt
Đặc tuyến ra của DMOSFET loại N
•
ID(mA)
Đặc tuyến truyền đạt
ChÕ®é nghÌ o
Vï ng tuyÕn tÝnh
ChÕ®é giµu
Vï ng b· o hoµ (th¾t kªnh)
UGSo = +4V
A
I DSS
ChÕ®é giµu
UGS1 = 0V
I DSS
UGS2 = -2V
UGS < UGSng¾t
Up
ChÕ®é nghÌ o
I DSS/4
UGS3 = -4V
UDS (V)
UGS(off) /2
UGS(off)
UGS (V)
DMOSFET có quan hệ ID= f(UGS) giống của JFET:

U GS 

I D  I DSS . 1 
 U

GS ( off ) 

2
25
MOSFET kênh có sẵn (DMOSFET)
Đặc tuyến ra / truyền đạt
• Khi UGS = 0 kênh dẫn có tác dụng như một điện trở khi tăng
UDS. Khi UDS tăng đến điện áp xác định, dòng ID đạt giá trị
bão hoà (IDSS).
• Khi UGS <0 thì cực G có điện thế âm sẽ đẩy các điện tử ra xa
kênh dẫn làm mật độ hạt dẫn trong kênh giảm nên dòng ID
giảm, DMOSFET hoạt động ở chế độ nghèo. Nếu UGS âm
đến một giá trị mà kênh dẫn bị mất thì dòng ID không còn
nữa và UGS này là UGS ngắt (UGS(off)).
• Khi UGS > 0 thì cực G có điện thế dương sẽ hút các điện tử
về phía kênh dẫn làm mật độ hạt dẫn trong kênh tăng dẫn
đến dòng ID tăng, DMOSFET hoạt động ở chế độ giàu.
Trường hợp này ID tăng cao hơn trị số bão hoà IDSS. Khi
dùng ở chế độ này cần chú ý đến giới hạn chịu dòng của
MOSFET.
MOSFET kênh cảm ứng (EMOSFET)
Cấu tạo, ký hiệu
• Kênh dẫn được hình thành trong quá trình làm việc
S
G
D
Kim lo¹ i
M¸ ng
Kªnh P
Kªnh N
D
D
Nguån
SS
G
S
S
G
G
Cùc ®ÕSS
(Substrate)
a) CÊu tróc vËt lý EMOSFET kªnh N
D
D
§ Õ(th©n)
SS
G
S
S
b) Ký hiÖu EMOSFET
27
MOSFET kênh cảm ứng (EMOSFET)
Nguyên tắc hoạt động
D
D
Kªnh
dÉn N
D
G
SS
UGS<UT
S
UDS
G
SS
UDS<Up
S
UGS>UT
G
SS
UDS>Up
UGS>UT
S
a) Chưa có kênh dẫn UGS < UT
b) Kªnh dÉn h×nh thành UGS > UT , khi t¨ ng UGS,
kªnh dÉn sÏ dµy h¬n. NÕu UDS < Up th×dßng I D
sÏ t¨ ng tuyÕn tÝnh khi t¨ ng UDS
c) Khi t¨ ng UDS > Up, kªnh dÉn bÞ
th¾t vµ dßng I D ®¹ t gi¸ trÞb· o hoµ.
28
MOSFET kênh cảm ứng (EMOSFET)
Đặc tuyến ra/truyền đạt
• Phương trình đặc tuyến truyền đạt của EMOSFET
I D  k (UGS  UT )2
• k: là hằng số, đơn vị [A/V2]
• UGS là điện thế phân cực cổng nguồn
• UT: điện thế ngưỡng
U
U
U
(V)
U
GS
GS
GS(V)
GS
UTT
U
UDS
(V)
U
DS(V)
UGSmax
GSmax
UTT U
UGSmax
U
U
GSmax
Æ
tuyÕnn truyÒ
truyÒnn ®
®¹¹ tt
§§ Æ
cctuyÕ
UGS
=UTT
U
GS=U
Æ
tuyÕnn ra
ra
§§ Æ
cctuyÕ
29
Phân cực cho FET (1)
• Nguyên tắc chung
• Xác định điểm công tác
• Sơ đồ phân cực
•
•
•
•
Sơ đồ phân cực cố định
Sơ đồ tự phân cực
Sơ đồ phân cực phân áp
Sơ đồ phân cực bằng hồi tiếp
30
Phân cực cho FET (2)
Nguyên tắc chung
• Điều kiện phân cực cho JFET (kênh N) là:
• 0 >UGS > UGS ngắt
• UDS > 0
• Điều kiện phân cực cho MOSFET kênh có sẵn (D-MOSFET) (kênh N)
• Chế độ nghèo: 0 >UGS > UGSngắt và UDS >0
• Chế độ giàu: UGS > 0 và UDS >0
• Điều kiện phân cực cho MOSFET kênh cảm ứng (E-MOSFET) (kênh N)
• UGS > UT ( UT là điện áp ngưỡng, là một giá trị dương)
• UDS > 0
• Điều kiện phân cực với các loại FET kênh P ngược lại với các điều
kiện trên.
31
Phân cực cho FET (3)
Xác định điểm công tác tĩnh Q
• Điểm công tác tĩnh Q (UGSQ, IDQ, UDSQ).
• Khi phân tích dùng các công thức chung với FET :
– Dòng cực cửa IG  0A
– Dòng điện cực nguồn bằng dòng cực máng: IS = ID
– Công thức hàm truyền đạt
2
• JFET và DMOSFET:
• EMOSFET

U GS 

I D  I DSS . 1 
 U

GS ( off ) 

I D  k (UGS  UT )2
• Để xác định điểm làm việc tĩnh Q ta dùng 3 bước:
– Áp dụng định luật Krichoff ở mạch phía đầu vào để tìm UGS.
– Dùng công thức của hàm truyền đạt ở trên để xác định dòng ID
– Áp dụng định luật Krichoff ở mạch phía đầu ra để tìm UDS
32
Sơ đồ phân cực cố định (1)
VDD=20V
VDD=20V
RD = 2kW
C2
RD = 2kW
Ur
C1
Uv
IDSS=10mA
Up=-8V
RG= 1M
-VGG= -2V
a) s¬ ®å ph©n cùc cè ®Þnh cho JFET
UDS
UGS
-VGG= -2V
b) sơ đồ tương đương chế độ tĩnh
• Dùng 2 nguồn VGG và VDD để cấp điện áp cho các cực của JFET.
• RG có nhiệm vụ cách ly tín hiệu đầu vào với nguồn cấp VGG.
33
Sơ đồ phân cực cố định (2)
• PT Krichoff cho vòng đầu vào ta có:
VGG  UGS UGSQ  VGG
• UGS = const  phân cực cố định.
• Đường thẳng UGS = -VGG được gọi là đường phân cực.
• Xác định IDQ qua PT truyền đạt
I DQ

U GSQ 
 I DSS . 1 

 U
GS ( off ) 

2
• PT Krichoff cho vòng đầu ra  PT đường tải tĩnh
VDD  I D .RD  U DS  U DSQ  VDD  I DQ .RD
34
Sơ đồ phân cực cố định (3)
• Minh hoạ điểm công tác tĩnh trên đồ thị
Đặc tuyến ra
Đặc tuyến truyền đạt
IDmax=10mA
UGS= 0V
UGS= -1V
Đường phân cực
UGS = -VGG=-2V
Q
IDQ
Đường tải tĩnh
Q
UGS= UGSQ=-2V
UGS= -3V
UGS= - 4V
UGS= - 6V
-2V
UGS(off)
UDSQ= 8,75V
UDSmax= 20V
UGS= UGS(off)=-8V
35
Sơ đồ tự phân cực (1)
• Sơ đồ tự phân cực cho JFET
VDD
VDD
RD
RD
C2
Uv
Ur
C1
RG
RG
RS
a) sơ đồ tự phân cực cho JFET
CS
RS
b) sơ đồ tương đương chế độ tĩnh
• Chỉ dùng một nguồn một chiều VDD để phân cực cho JFET.
• Dùng thêm điện trở RS, điện áp trên RS được đưa vào cực nguồn S
 Tạo UGS < 0.
36
Sơ đồ tự phân cực (2)
• PT Krichoff cho vòng đầu vào: IG RG  UGS  I D RS  0
• Mà IG  0A nên ta có UGS  I D RS (1)
•
 đây là phương trình đường phân cực
• Để xác định dòng IDQ và UGSQ ta kết hợp (1) và PT hàm
2
truyền đạt Shockley:


U
GS
I D  I DSS . 1 

 U
GS ( off ) 

(2)
• Để xác định UDSQ ta dùng PT Krichoff cho vòng đầu ra
VDD  I D .( RD  RS )  U DS
 U DSQ  VDD  I DQ .( RD  RS )
I
Đường phân cực
U GS   I D .RS
I DQ
U GSQ
§ Æc tuyÕn truyÒn ®¹ t
D max

V
DD
R R
D S
Đường tải tĩnh
I DQ
U GS  U GSQ
U DSQ
§ Æc tuyÕn ra
37
Sơ đồ tự phân cực (3)
VDD=20V
VDD=20V
• Ví dụ:
RD =3,3k
C2
Uv
RD =3,3k
Ur
C1
IDSS=6mA
Up=-6V
RG=10M
RG=10M
RS=3,3k
a) sơ đồ tự phân cực cho JFET
RS=3,3k
CS
b) sơ đồ tương đương chế độ tĩnh
• Xác định điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc
tuyến ra
38
Sơ đồ tự phân cực (3)
Đặc tuyến ra
Đặc tuyến truyền đạt
IDSS = 6mA
Đường phân cực
UGS = -IDRS
UGS= 0V
3,03
Đường tải tĩnh
Q
-6V
UGS(off)
-3,465V
UGSQ
1,05
Q
UDSQ= 13,07V
UGS= UGSQ=-3,465V
UDSmax= 20V
UGS= UGS(off)=-6V
39
Sơ đồ phân cực phân áp (1)
• Sơ đồ phân cực phân áp cho JFET kênh N
VDD
VDD
RD
RD
C2
R1
Uv
Ur
R1
C1
UG
R2
R2
RS
a) sơ đồ tự phân cực phân áp
CS
RS
b) sơ đồ tương đương chế độ tĩnh
• Trong sơ đồ này, hai điện trở R1 và R2 tạo cầu chia điện áp, cung cấp
điện áp cho cực cửa G:
R2
UG 
.VDD
R1  R2
40
Sơ đồ phân cực phân áp (2)
• PT Krichoff cho vòng đầu vào:
UG  UGS  I D .RS  UGS  UG  I D .RS
(1)
• Để xác định dòng IDQ và UGSQ ta kết hợp (1)2 và PT hàm truyền đạt

Shockley:
U GS 
I D  I DSS . 1 

 U
GS ( off ) 

(2)
• Để xác định UDSQ ta dùng PT Krichoff cho vòng đầu ra
VDD  I D .( RD  RS )  U DS
 U DSQ  VDD  I DQ .( RD  RS ) Đường phân cực
I
U GS  U G  I D .RS
I DQ
D max

V
DD
R R
D S
Đường tải tĩnh
I DQ
U GS  U GSQ
UG
RS
U GSQ
§ Æc tuyÕn truyÒn ®¹ t
UG
U DSQ
§ Æc tuyÕn ra
41
Sơ đồ phân cực phân áp (3)
• Ví dụ
R1=2,1M
Uv
VDD=16V
VDD=16V
RD=2,4k
C2
RD=2,4k
Ur
R1=2,1M
C1
UG
IDSS=8mA
UP=-4V
R2=270k
R2=270k
RS=1,5k
a) sơ đồ tự phân cực phân áp
CS
RS=1,5k
b) sơ đồ tương đương chế độ tĩnh
• Xác định điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc
tuyến ra
42
Sơ đồ phân cực phân áp (4)
IDSS=8mA
UGS= 0V
Đường phân cực
U GS  U G  I D .RS
Đường tải tĩnh
4,1mA
Q
IDQ=2,4mA
Q
UGSQ=-1,8V
1,21mA
-4V
UGSQ=-1,8V
§Æ
c tuyÕn truyÒn ®¹ t
UG=-1,82V
UDSQ=6,64V
VDD=16V
§Æ
c tuyÕn ra
43
Phân cực bằng hồi tiếp âm (1)
• Sơ đồ mạch
VDD=12V
• Xác định hệ số k của hàm truyền đạt:
Có:
I D  k (UGS  UT )2
• Cặp điểm làm việc của E-MOSFET:
UGS(on) và ID(on) nên tính được hệ số k:
k
I D(on )
(U GS (on )  UT ) 2

RD =2k
C2
Ur
RG=10M
Uv
C1
6mA
2

0
,
24
mA
/
V
(8V  3V ) 2
UT = 3V
ID(on)=6mA
UGS(on)=8V
• PT Krichoff cho vòng đầu vào: VDD  I D RD  IG RG  UGS
vì IG = 0  UGS  VDD  I D RD
• Kết hợp với PT hàm truyền đạt : I  k (U  U )2
D
GS
T
• PT Krichoff cho vòng đầu ra:
VDD  I D .RD  U DS
•  Xác định được Q có các thông số:
IDQ, UGSQ, UDSQ
44
Phân cực bằng hồi tiếp âm (2)
• Điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc tuyến ra
ID(mA)
6mA
6mA
IDQ=2,8mA
IDQ=2,8mA
Q
Q
UGS = UGSQ=6,4V
UUGS
U(V)
GS
GS(V)
UT=3V
U
T=3V
UGSQ=6,4V
UT
UGSma
12V
x
§ Æc tuyÕn truyÒn ®¹ t
UDS(V)
UDSQ=6,4V
12V
§ Æc tuyÕn ra
45
Sơ đồ mắc FET trong mạch điện
• FET cũng được dùng để khuếch đại tín hiệu nhỏ như
BJT.
• Sự thay đổi dòng đầu ra (dòng ID) được điều khiển bằng
điện thế nhỏ ở đầu vào (điện thế UGS).
• FET cũng có 3 cách mắc trong các sơ đồ mạch khuếch
đại giống như BJT, đó là:
– Sơ đồ mạch cực nguồn chung (SC)
– Sơ đồ cực máng chung (DC)
– Sơ đồ cực cửa chung (GC)
46
Sơ đồ mạch cực nguồn chung (SC)
VDD
Ur(t)
• Sơ đồ mạch
US(t)
RD
C2
R1
t
Ur
C1
t
Rt
VS(t)
R2
RS
CS
• Tín hiệu vào được đưa vào cực cửa G, tín hiệu ra lấy trên cực máng D.
• Đặc điểm của mạch SC :
–
–
–
–
Tín hiệu điện áp vào và tín hiệu ra ngược pha nhau.
Trở kháng vào vô cùng lớn ZV = RGS 
Trở kháng ra Zra = RD // rd
Hệ số khuếch đại áp lớn ( khoảng 150300 lần với JFET kênh N và 75150
lần với kênh P)
47
Tương tự mạch E chung của BJT.
Sơ đồ cực máng chung (DC)
• Sơ đồ mạch
VDD
R1
US(t)
• Đặc điểm của mạch DC :
RD
Ur(t)
t
C1
t
C2
Ur
VS(t)
R2
– Tín hiệu vào và tín hiệu ra
đồng pha nhau
– Trở kháng vào rất lớn
(hơn cả trong sơ đồ SC)
– Trở kháng ra rất nhỏ
– Hệ số khuếch đại áp nhỏ
hơn 1
RS
Tương tự mạch C chung của
BJT.
• Tín hiệu vào được đưa vào
cực cửa G, tín hiệu ra lấy trên
cực nguồn S.
48
Sơ đồ cực cửa chung (GC)
• Sơ đồ mạch
VDD
• Đặc điểm của mạch GC :
RD
Uv
C2
C1
Ur
RS
– Trở kháng vào rất nhỏ:
ZV = RS //(1/gm)
– Trở kháng ra lớn:
Zr = rd //RD
 sơ đồ này rất ít được dùng vì
không phỏt huy được các ưu
điểm của FET
• Tín hiệu vào được đưa vào
cực nguồn S, tín hiệu ra lấy
trên cực máng D.
49

similar documents