第2章逻辑门电路

Report
第2章 逻辑门电路
2.1 逻辑门电路简介
2.2 分立元件门电路
2.3 TTL集成逻辑门电路
2.4 CMOS集成逻辑门电路
2.5 常用集成逻辑门系列
2.6 逻辑门电路的主要电气参数
2.7 逻辑门电路使用中的实际问题
2.1 逻辑门电路简介
逻辑门电路:用来实现基本逻辑运算和复合逻辑运算
的电子电路统称为逻辑门电路。
基本和常用门电路有与门、或门、非门(反相器)、
与非门、或非门、与或非门和异或门等。
逻辑0和1: 电子电路中用高、低电平来表示。
获得高、低电平的基本方法:利用半导体开关元件
的导通、截止(即开、关)两种工作状态。
正逻辑 正逻辑
图 2.1 获得高、低电平的基本原理图
图 2.1 获得高、低电平的基本原理图
负逻辑 负逻辑
图 2.2 图
正逻辑与负逻辑表示法
2.2 正逻辑与负逻辑表示法
2.2
分立元件门电路
分立元件门电路是利用半导体二极管和三极管的开关特性,
由若干个分立的半导体器件和电阻、电容连接而成的。
2.2.1
二极管的开关特性
1.二极管的静态特性
(1)加正向电压VF时,二极管导通,管压降VD可忽略。二极
管相当于一个闭合的开关。
K
D
V
F
IF
RL
VF
IF
RL
(2)加反向电压VR时,二极管截止,反向电流IS可忽略。二
极管相当于一个断开的开关。
K
D
V
R
IS
RL
V
R
RL
可见,二极管在电路中表现为一个受外加电压vi控制的开关。
当外加电压vi为一脉冲信号时,二极管将随着脉冲电压的变
化在“开”态与“关”态之间转换。这个转换过程就是二极
管开关的动态特性。
2.二极管开关的动态特性
给二极管电路加入
一个方波信号,电流的
波形怎样呢?
D
+
vI
i
RL
£-
i
ts为存储时间,tt称为渡越时间。
tre=ts十tt称为反向恢复时间
IF
0.1 I R
0
(c)
t1
IR
ts
tt
t
3.二极管的开通时间
二极管从截止转为正向导通也需要时间,这段时间称为
开通时间。开通时间比反向恢复时间要小得多,它对开关速
度的影响很小,可以忽略不计。
2.2.2 双极型晶体管(BJT)的开关特性
1.双极型晶体管的开关作用
(1)截止状态:当输入为低电平时,如VI=0V时,IB=ICBO≈0,
IC=ICEO≈0,VCE≈VCC,输出为高电平。三极管工作在截止状态。
(2)饱和状态:当输入为高电平时,如VI=5V时,
iB  VCC /(RC ),
VCE约为0.2~0.3V ,输出为低电平。三极管工作在饱和状态。
+VCC
RC
iC
Rb
b
1
+
VI
£-
c3
T
2
iB
e
+
VCE
-
2.双极型晶体管的开关时间
(1)延迟时间td——从vi正跳变的瞬
间开始,到iC上升到0.1ICS所需的
时间 。
(2)上升时间tr——iC从0.1ICS上升
到0.9ICS所需的时间。
(3)存储时间ts——从vi下跳变的瞬
图 2.4
BJT 的基本开关电路
间开始,到iC下降到0.9ICS所需的
时间。
(4)下降时间tf——C从0.9ICS下降
到0.1ICS所需的时间。
开通时间ton= td +tr
关断时间toff= ts +tf
图 2.4
BJT 的基本开关电路
图 2.5
BJT 开关电路的波形
2.2.3 二极管与门
输
入
输出
A/V
B/V
Y/V
0
0
3
3
0
3
0
3
0.7
0.7
0.7
3.7
图 2.6 二极管与门及逻辑符号
与逻辑真值表
输
入
输出
A
B
Y
0
0
1
1
0
1
0
1
0
0
0
1
2.2.4 二极管或门
输
入
输出
A/V
B/V
Y/V
0
0
3
3
0
3
0
3
0
2.3
2.3
2.3
或逻辑真值表
图 2.7 二极管或门及逻辑符号
输
入
输出
A
B
L
0
0
1
1
0
1
0
1
0
1
1
1
2.2.5 三极管反相器(非门)
+
输
入
输 出
A/V
Y/V
0
5
5
0
非逻辑真值表
输
图 2.8
三极管反相器(非门)及逻辑符号
入
输 出
A
L
0
1
1
0
2.3 TTL集成逻辑门电路
2.3.1 TTL反相器(非门)
1. TTL反相器的电路结构和工作原理
(1)输入低电平0.2V 时。
该发射结导通,VB1≈0.9V。T2、T5都截止。
忽略流过R2的电流,VB4≈VCC=5V 。
由于T4和D导通,所以:
VO≈VCC-VBE4-VD
=5-0.7-0.7=3.6(V)
0.2V
0.9V
5V
3.6V
实现了非门的逻辑功能之一:
输入低电平时,输出为高电平。
图 2.9
TTL 反相器典型电路
(2)输入为高电平3.6V时。 由于T 饱和导通,输出电压为:
5
T2、T5饱和导通,
VO=VCES5≈0.2V
由于T2饱和导通,VC2=1V。
T4和二极管D2都截止。
实现了非门逻辑功能的另一方面:
1V
输入为高电平时,输出为低电平。
综合上述两种情况 ,该电
路满足非的逻辑功能,即:
3.6V
2.1V
1.4V
0.7V
YA
图 2.9 TTL 反相器典型电路
0.2V
将TTL门电路的输出电压随输入电压的变化用曲线表示出来,
就得到了图2.10所示的电压传输特性曲线。电压传输特性
转折区中点对应的输入电压称为阈值电压(threshold
voltage)或门槛电压,用VTH表示。由图可知VTH近似1.4V。
图 2.10
TTL 反相器的电压传输特性
2. TTL反相器的输入特性
从上面分析可知,TTL电路无论输入为高电平还是低电平,输入电
流都不等于零。而且空载下的电源电流也比较大。因此,TTL电路
的功耗比较大,所以难以做成大规模或超大规模集成电路。
(1)输入低电平电流IIL——是指当门电路的输入端接低电平时,
从门电路输入端流出的电流。
+VCC
R b1
i B1
通常在产品手册上都给出每种门电
路产品IIL的最大值。例如74系列
TTL电路的最大值IIL(max)=1.6mA。
4K
1
1V
3
I IL
0.3V
T1
(2)输入高电平电流IIH——是指当门电路的输入端接高电
平时,流入输入端的电流。
+VCC
通常在产品手册上都给出每种门电路产
品IIH的最大值。 IIH的数值比较小,例
如74系列TTL电路的最大值IIH(max)约
40μA。
R b1
i B1
2.1V
1
4K
31.4V
I IH
A
3.6V
T1
p 2-3 电路图
图 2.44 R
习题
vI 
RP  R1
(VCC  vBE ) 图 2.44
图 2.45 习题 2习题 2-3 电路图
由此可知,当TTL反相器的输入端悬空时(Rp为无穷大),输出必
为低电平。如果从输出端看,就如同输入端接高电平信号一样。
所以,对于输出端的状态而言,TTL输入悬空和接逻辑高电平是
等效的。
3. TTL反相器的输出特性
因为反相器的输出电阻不等于零,所以,当反相器的输
出端接上负载以后,输出的高、低电平将随负载电流的变
化而改变。不过TTL电路输出高电平时的输出电阻和输出
低电平时的输出电阻都很小,所以当负载在允许的工作范
围内变化时,输出的高、低电平变化不大。反相器7404的
高电平输出电阻ROH在100Ω以内,低电平输出电阻ROL小于
8Ω。由于高电平输出电阻比较大,而且允许的负载电流
又比较小,所以在需要驱动较大的电流负载时,总是用输
出低电平去驱动。
(1) IoL——是输出低电平时,流入输出端的电流。 IoL(max)=16mA。
(2) IoH——是输出高电平时,流出输出端的电流。IoH(max)=0.4mA。
2.3.2 其它类型的TTL门电路
1. TTL与非门
Y  AB
图2.11 TTL与非门电路
2. TTL或非门
Y  A B
图2.12 TTL或非门电路
3. TTL与或非门
Y  AB  CD
图2.13 TTL与或非门电路
4. TTL异或门
Y  A B
图2.14 TTL异或门电路
5. 集电极开路的TTL门电路(OC门)

在工程实践中,有时需要将几个门的输出端并联使用,以实现与
逻辑,称为线与。普通的TTL门电路不能进行线与。
+VCC£¨ + 5V£©
T4
导通
1
3
2
为此,专门生产了一种可以进行线
与的门电路——集电极开路门。
D
G1
导通
T
1 3
3
截止
2
+VCC
L
Rc 4
T4
截止
1
3
2
D
G2
截止
T3
3
1
饱和
2
图2.16 集电极开路与非门的电路结构及逻辑符号
RL(min)
VCC  VOL
I OL (max)  m IIL
VCC  VOH
RL(max) 
nIOH  m IIH
图2.17 OC门外接负载电阻和电源示意图
式中,IOL(max)为OC门导通时允许流过的最大负载电流,
IOH为OC门截止时的漏电流。
图
OC门主要有以下几方面的应用:
+VCC
(1)实现线与。
逻辑关系为:
RP
L  L1  L2  AB  CD
(2)实现电平转换。
如图示,可使输出高电平变为10V。
A
&
L1
&
L2
L
B
C
D
+ 10V
+ 5V
&
270Ω
VO
(3)用做驱动器。
如图是用来驱动发光二极管的电路。
&
6. TTL三态门电路
图2.19 三态与非门的电路结构和逻辑符号


(1)当控制端为0时,P点为高电平,二极管截止,反相器处于正常
的工作状态,,输出可能是高电平也可能是低电平、视A的状态而定。
(2)当控制端为1时,P点为低电平,二极管D3导通, VC2等于P点
的低电平加上D3的导通压降(约0.8V),故T2、T4截止。同时,T3、
D2也截止,所以输出端呈高阻状态。
图 2.20
三态输出反相器接成的总线结构
2.3.3 ECL逻辑门电路
图2.21 实际的ECL门电路及逻辑符号
Y  A BC  D
Y  A B C  D
ECL门电路的主要特点:
1)优点
(1)由于三极管导通时工作在非饱和状态,且逻辑电平摆幅小,传输时间可
缩短至2ns以下,ECL电路是目前各种数字集成电路中工作速度最快的一种。
(2)因为输出端采用了射极输出结构,所以输出内阻很低,带负载能力很强。
(3)ECL电路多设有互补的输出端,输出有互补性,使用方便、灵活。
(4)电源电流基本不大,电路内部的开关噪声很低。
2)缺点
(1)噪声容限比较低。ECL电路的逻辑摆幅只有0.8V,直流噪声容限仅
200mV左右,因此抗干扰能力较差。
(2)功耗大。由于电路里的电阻阻值都很小,而且三极管导通时又工作
在非饱和状态,所以功耗很大。每个门的平均功耗可达100mW以上。
基于ECL电路的上述特点,目前仅限于在中、小规模的集成电路,主要用在
高速、超高速的电路中。
2.4
CMOS集成逻辑门电路
2.4.1 CMOS反相器(非门)
CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。
V DD
V DD
TP
V
TP
Vo
i
V
Vo
i
TN
(a)
TN
(b)
+VDDV DD
+VDD
+10V
TP
+10V
RONP
TP
uAV
uY
i
Vo
uY
V
+VDD
V DD
+10V
10V TP
S
Vo
i
uY
S
TN
TN
RONN
TN
(a) 电路 (a)
(b) T N 截止、TP 导通
(b)
0V
(c) T N 导通、TP 截止
1.逻辑关系:
(设VDD>(VTN+|VTP|),且VTN=|VTP|)
(1)当Vi=0V时,TN截止,TP导通。输出VO≈VDD。
(2)当Vi=VDD时,TN导通,TP截止,输出VO≈0V。
v0  vi
2.电压传输特性和电流传输特性
V DD
(设: VDD=10V, VTN=|VTP|=2V)
TP
CMOS门电路的阈值电压
Vth=VDD/2
V
Vo
i
TN
(a)
(b)电流传输特性
(b)电流传输特性
图2.24 CMOS反相器的传输特性
图2.24 CMOS反相器的传输特性
(a) 电压传输特性
(a) 电压传输特性
V
i
3.CMOS反相器的开关速度
由于CMOS非门电路工作时总有一个管子导通,所以当带
电容负载时,给电容充电和放电都比较快。CMOS非门的平
均传输延迟时间约为10ns。
V DD
V DD
TP
导通
TP
截止
V i =0
VO = 1
TN
截止
C
(a)
L
Vi = 1
VO = 0
TN
导通
CL
(b)
2.4.2 其他类型的CMOS门电路
1.CMOS与非门
Y  A B
2.CMOS或非门电路
2.26 CMOS与非门
Y  A B
2.27CMOS或非门
3.漏极开路CMOS门电路
2.29 OD门线与连接
2.28 CMOS漏极开路门及逻辑符号
2.29 OD门线与连接
1)输出MOS管的漏极是开路的。如图2.28中虚线部分所示,工作时必须外接
2.28 CMOS漏极开路门及逻辑符号
电源VDD2和上拉电阻RL,电路才能工作,实现 Y  AB 。上拉电阻RL的计算
与OC门类似。
2)可以实现线与功能,即可把几个OD门的输出端直接连接起来实现线与运算。
Y  Y1Y2  AB  CD
3)可以用来实现逻辑电平转换。因为OD门输出MOS管漏极电源是外接的,Y随
VDD2的不同而改变,所以能够方便地实现电平转换。
4 .CMOS传输门
工作原理:(设两管的开启电压VTN=|VTP|=2V)
当C端接+5 V,C 端接0V时,vI在0~+3 V的范围内,TN导通。在+2~
+5 V的范围内,TP将导通。由此可知,当vI在0~+5 V之间变化时,TN
和TP至少有一个导通。
当C端接0V,C 端接+5 V时,输入信号vI的取值在0~+5 V范围内,TN
和TP同时截止,输入和输出之间呈高阻态,传输门是断开的。
5.CMOS三态门图2.30 CMOS传输门
2.4.3 BiCMOS逻辑门电路
1、 BiCMOS反相器
2、 BiCMOS与非门电路
图 2.31 所示为基本的 Bi-CMOS 反相器
图 2.32 Bi-CMOS 与非门
图 2.32 Bi-CMOS 与非门
图 2.33 Bi-CMOS 或非门
图 2.33 Bi-CMOS 或非门
2.5 常用集成逻辑门系列
2.5.1 TTL集成逻辑门系列简介
1)74系列——标准通用系列,为TTL集成电路的早期产品,属中速TTL器件。
其典型电路与非门的平均传输时间tpd=10ns,平均功耗P=10mW。国产型
号为CT54/74系列(与国际上SN54/74系列相当,国内沿用的部标型号是
T1000系列)。
2)74H系列——高速TTL系列,是在74系列基础上改进得到的。速度提高
了,但功耗也增加了。其典型电路与非门的平均传输时间tpd=6ns,平均功
耗P=22mW。国产型号为CT54H/74H系列(与国际上SN54H/74H系列
相当,国内沿用的部标型号是T2000系列)
3)74L系列——低功耗TTL系列,也是在74系列基础上改进得到的。功耗降
低了,但工作速度也降低了。
4)74S系列——肖特基TTL系列,是在74H系列基础上改进得到的,使电路
的工作速度和功耗均得到了改善。其典型电路与非门的平均传输时间tpd=
3ns,平均功耗P=19mW。国产型号为CT54S/74S系列(与国际上
SN54S/74S系列相当,国内沿用的部标型号是T3000系列)。
5)74LS系列——为低功耗肖特基系列,是在74S系列基础上改进得到的。
74LS系列产品具有最佳的综合性能,是TTL集成电路的主流产品,是目前应
用最广的系列。其典型电路与非门的平均传输时间tpd=9ns,平均功耗P=
2mW。
6)74AS系列——为先进肖特基系列。74AS(Advanced SchottkyTTL)系列
是为了进一步缩短传输延迟时间而设计的改进系列。它的电路结构与74LS系列
相似,但是电路中采用了很低的电阻阻值,从而大大提高了工作速度。
7)74ALS系列——为先进低功耗肖特基系列。74ALS(Advanced Low—
power Schottky TTL)系列是为了获得更小的延迟-功耗积而设计的改进系列,
它的延迟-功耗积是TTL电路所有系列中最小的一种。为了降低功耗,电路中
采用了较高的电阻阻值。同时,通过改进生产工艺缩小了内部各个器件的尺
寸,获得了减小功耗、缩短延迟时间的双重效果。
8)74F系列——速度和功耗介于74AS和74ALS之间,广泛应用于速度要求较高
的TTL逻辑电路。
2.5.2 CMOS集成逻辑门系列
1)4000系列——基本的CMOS系列。4000系列是最早投放市场的CMOS集成
电路产品,随后发展为4000B系列,它具有功耗低、工作电压范围宽、抗干扰
能力强的特点。由于受当时制造工艺水平的限制,其工作速度较慢(延迟时间
达100 ns左右),带负载能力弱,与TTL不兼容。因此,目前它已基本上被后
来出现的HC/HCT系列产品所取代。
2)74HC/HCT系列——高速CMOS系列。与4000系列相比,其工作速度快
(传输延迟时间缩短到了10ns左右,仅为4000系列的十分之一)、带负载能
力强。
3)74 AHC/AHCT系列——改进的高速CMOS系列。改进后的这两种系列其工
作速度能达到74HC和74HCT系列的两倍,而且带负载能力也提高了近一倍。同
时AHC/AHCT系列产品又能与HC/HCT系列产品兼容,这就为系统的器件更
新带来了很大方便。因此,AHC/AHCT系列是目前比较受欢迎的、应用最广的
CMOS器件。就像HC与HCT系列的区别一样,AHC与AHCT系列的区别也主要
表现在工作电压范围和对输入电平的要求不同上。
4)74LVC/ALVC系列——低压CMOS系列。LVC系列不仅能工作在1.65~
3.6 V的低电压下,而且传输延迟时间也缩短至3.8 ns。同时,它又能提供更
大的负载电流。此外,LVC的输入可以接受高达5 V的高电平信号,能很容易
地将5 V电平的信号转换为3.3 V以下的电平信号,而LVC系列提供的总线驱
动电路又能将3.3 V以下的电平信号转换为5 V的输出信号,这就为3.3 V系统
与5 V系统之间的连接提供了便捷的解决方案。
ALVC系列是TI公司于1994年推出的改进的低压CMOS(Advanced LowVoltage CMOS)逻辑系列。ALVC在LVC基础上进一步提高了工作速度,并
提供了性能更加优越的总线驱动器件。LVC和ALVC是目前CMOS电路中性能
最好的两个系列,可以满足高性能数字系统设计的需要。尤其在移动式的便
携电子设备(如笔记本电脑、移动电话、数码相机等)中,LVC和ALVC系列的
优势更加明显。
2.6 逻辑门电路的主要电气参数
1. 输入输出的高、低电平
(1) 各种系列TTL门电路(74××00)的输入、输出电平值
系 列
参数名称和符号
74
74S
74LS
74AS
74ALS
74F
输入低电平最大值 VIL(max) /V
0.8
0.8
0.8
0.8
0.8
0.8
输出低电平最大值 VOL (max)/V
0.4
0.5
0.5
0.5
0.5
0.5
输入高电平最小值 VIH(min) /V
2.0
2.0
2.0
2.0
2.0
2.0
输出高电平最小值 VOH(min)/V
2.4
2.7
2.7
2.7
2.7
2.7
(2)各种系列CMOS门电路的输入、输出电平值(以74××04为例)
74HC04
74HCT04
74AHC04
74AHCT04
74LVC04
74ALVC0
4
电源电压范围VDD /V
2~6
4.5~5.5
2~5.5
4.5~5.5
1.65~
3.6
1.65~3.6
输入低电平最大值 VIL(max)/V
1.35
0.8
1.35
0.8
0.8
0.8
输出低电平最大值 VOL (max)
/V
0.33
0.33
0.44
0.44
0.55
0.55
输入高电平最小值 VIH(min)/V
3.15
2
3.15
2
2
2
输出高电平最小值 VOH(min)/V
4.4
4.4
4.4
4.4
2.2
2.0
参数名称和符号
2. 噪声容限
噪声容限表示门电路的抗干扰能力。二值数字逻辑电路的优点在于它的输入信
号电压允许有一定的变化范围即容差。在数字系统中,各逻辑电路之间的连线
可能会受到各种噪声的干扰,这些噪声会叠加在工作信号上,只要其幅度不超
过逻辑电平允许的最小值或最大值,则输出的逻辑状态就不会受影响。通常将
这个最大噪声幅度称为噪声容限。电路的噪声容限愈大,其抗干扰能力愈强。
门电路的输出高低电平不是一个值,而是一个范围。
同样,它的输入高低电平也有一个范围,即它的输入信号允许一定的容差,
称为噪声容限。
Vo
&
Vo
Vi
&
G1
G2
Vo
3.6V
“1”
2.4V
高电平电压
的范围
3.6V
Vi
3.6V
输出“1”
VOH(min)
2.4V
输入“1”
V NH
2V
VIH(min)
VIL(max)
0.4V
0V
“0”
低电平电压
的范围
输入低电平噪声容限
输入高电平噪声容限
0.4V
0V
V OL(max) VNL
输出“0”
0.8V
输入“0”
VNL=VIL(MAX)-VOL(max)
VNH=VOH(min)-VIH(min)
0V
根据表2.5给出的参数,可求得74系列TTL门电路高电平和低电平噪声容限:
VNH  VOH(min) VIH (min) =2.4-2.0=0.4V
VNL  VIL(max) VOL (max)=0.8-0.4=0.4V
根据表2.6给出的参数,同样方法可以计算出74HC系列CMOS门电路的高、
低电平噪声容限:
VNH  VOH(min) VIH (min) =4.4-3.15 =1.25V
VNL  VIL(max) VOL (max)=1.35-0.33=1.02V
3. 输入、输出电流
输入低电平电流IIL——是指当门电路的输入端接低电平时,流出输入端的电流。
输入高电平电流IIH——是指当门电路的输入端接高电平时,流入输入端的电流。
输出低电平电流IOL——是输出低电平时,流入输出端的电流。
输出高电平电流IOH——是输出高电平时,流出输出端的电流。
表2.7 TTL系列和CMOS系列门电路的输入、输出电流值
4. 扇入数与扇输出数
门电路的扇人数取决于它的输入端的个数,例如一个3输入端
的与非门,其扇人数NI=3。
门电路的扇出数是指其在正常工作情况下,所能带同类门电路
的最大数目(反映了门电路的带负载能力)。
(1)带拉电流负载
N OH 
I OH(驱动门)
I IH(负载门)
(2)带灌电流负载
N OL 
I OL(驱动门)
I I(负载门)
L
(a) 拉电流负载
(b) 灌电流负载
图2.35 扇出数的计算
5. 传输延迟时间
Vi
Vo
t PHL
t PLH
导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的
中点所经历的时间。
截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的
中点所经历的时间。
与非门的传输延迟时间tpd:
t PLH  t PHL
t pd 
2
一般TTL与非门传输延迟时间tpd的值为几纳秒~十几个纳秒。
表2.8 各种系列TTL门电路(74××00)的传输延迟时间
系 列
参数名称和符号
平均传输延迟时间tpd/ns
74
74S
9
3
74LS 74AS 74ALS
9.5
1.7
4
74F
3
表2.9 各种系列CMOS门电路(以74××04为例)的传输延迟时间
参数名称和符号
74HC04
74HCT
04
74AHC
04
74AH
CT04
74LV
C04
74ALVC04
平均传输延迟时间
tpd/ns
9
14
5.3
5.5
3.8
2
6. 功耗
7. 功耗延迟积
表2.10 各种系列TTL门电路的主要性能参数
参数名称和符号
系 列
74
74S
74LS
74AS
74ALS
74F
传输延迟时间tpd/ns
9
3
9.5
1.7
4
3
功耗/mW
10
19
2
8
1.2
4
延迟-功耗积DP/pJ
90
57
19
13.6
4.8
12
表2.11 各种系列CMOS门电路(74××00)的主要性能参数
参数名称和符号
系 列
4000B
74HC
74HCT
BiMOS
传输延迟时间tpd/ns(CL=15pF)
75
10
13
2.9
功耗/mW
1(1MHz)
1.5(1MHz)
1(1MH
z)
0.0003~7.5
延迟-功耗积DP/pJ
75
10
13
0.0087~22
2.7 逻辑门电路使用中的实际问题
2.7.1 CMOS集成电路的主要特点及使用注意事项
1. CMOS集成电路的主要特点
1)功耗极低。CMOS集成电路静态功耗非常小,例如在VDD=5V时,
门电路的功耗只有几个μW,即使是中规模集成电路,其功耗也不会超过
100μW。
2)电源电压范围宽。例如CC4000系列,VDD=3~18V。
3)抗干扰能力强。输入端噪声容限典型值可达到0.45VDD。
4)逻辑摆幅大。VOL=0V,VOH≈VDD。
5)输入阻抗极高。输人电阻可达100MΩ。
6)扇出能力强。在低频时,CMOS电路几乎不考虑扇出能力问题;高
频工作时,扇出数与工作频有关。
7)集成度很高,温度稳定性好。由于CMOS电路功耗极低,
内部发热量很少,所以集成度可以做得非常高。CMOS电路
的结构是互补对称的,当外界温度变化时,有些参数可以互
相补偿,因此,其特性的温度稳定性好,在很宽的温度范围
内都能正常工作。
8)抗辐射能力强。因为MOS管是靠多数载流子运动导电
的器件,射线对多数载流子浓度影响很小,所以CMOS电路
抗辐射能力强。
9)成本低。CMOS电路集成度很高,功耗很低,因此,用
CMOS集成电路制作的设备,成本比较低。
2. CMOS电路使用注意事项
1)注意输入端的静电保护
虽然在CMOS电路的输人端已经设置了保护电路,但由于保护二极管和限
流电阻的几何尺寸有限,它们所能承受的静电电压和脉冲功率均有一定的限
度,因此,在储存、运输、组装和调试过程中应注意下列问题:
(1)不用的输入端不要悬空,以免拾取脉冲干扰。
(2)在储存和运输CMOS器件时不要使用易产生静电高压的化工材料和化
纤织物包装,最好采用金属屏蔽层作包装材料。
(3)在组装和调试时,所有仪器、工作台、和电烙铁必须可靠接地。焊接
CMOS管时,最好先拔掉电源,利用余热进行快速焊接。
2)注意输入保护电路的过流保护
因为CMOS电路的输入阻抗高,栅极与衬底之间存在着以SiO2为介质的输
入电容,所以,在它上面极易产生很高的感应电压,致使绝缘层永久性击穿
而损坏器件。在目前生产的CMOS门中都已采用了各种形式的输入保护电路。
3) 注意电源电压极性,防止输出端短路。
2.7.2 TTL电路与CMOS器件之间的接口问题
驱动门的VOH(min)≥负载门的VIH(min)
驱动门的VOL(max)≤负载门的VIL(max)
驱动门的IOH(max)≥负载门的IIH(总)
驱动门的IOL(max)≥负载门的IIL(总)
驱动门
负载门
图2.37 驱动门与负载门的连接
2.7.3 门电路带负载时的接口电路
1.用门电路直接驱动显示元件
VOH  VF
R
ID
VCC  VF  VOL
R
ID
(a)
图 2.41
(b)
用反相器驱动 LED 电路
2.机电性负载接口(带大电流负载)
(a)可将同一芯片上的多个门并联作为驱动器。
(b)也可在门电路输出端接三极管,以提高负载能力。
VCC (5V)
A
&
B
D
VCC
继
电
器
负载
A
B
&
&
3
1
2
2.7.4 抗干扰措施
1.多余输入端的处理
数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使
用,也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬
空表示输入为高电平;但CMOS电路,多余的输入端不允许悬空,否则电
路将不能正常工作。
VCC
(1)对于与非门及与门,多余输入
端应接高电平。如直接接电源正端,
在前级驱动能力允许时,也可以与有
用的输入端并联使用。
&
A
B
&
A
B
(b)
(a)
(2)对于或非门及或门,多余输
入端应接低电平,比如直接接地;
也可以与有用的输入端并联使用。
A
B
≥1
≥1
A
B
(a)
(b)
2.去耦合滤波电容
数字电路或系统往往是由多片逻辑门电路构成,由一公共的
直流电源供电。这种电源是非理想的,一般是由整流稳压电
路供电,具有一定的内阻抗。当数字电路在高、低状态之间
交替变换时,产生较大的脉冲电流或尖峰电流,当它们流经
公共的内阻抗时,必将产生相互的影响,甚至使逻辑功能发
生错乱。一种常用的处理方法是采用去耦合滤波电容,用
10~100 μF的大电容器接在直流电源与地之间,滤除干扰
信号。除此以外,对于每一集成芯片的电源与地之间接一个
0.1μF的电容器以滤除开关噪声。
3.接地和安装工艺
正确的接地技术对于降低电路噪声是很重要的。方法是将电源
地与信号地分开,先将信号地汇集在一点,然后将二者用最短
的导线连在一起,以避免含有多种脉冲波形(含尖峰电流)的大
电流引到某数字器件的输入端而破坏系统正常的逻辑功能。此
外,当系统中同时有模拟和数字两种器件时,同样需将二者的
地分别连在一起,然后再选用一个合适共同点接地,以免除二
者之间的影响。必要时,也可设计模拟和数字两块电路板,各
备直流电源,然后将二者的地恰当地连接在一起。在印制电路
板的设计或安装中,要注意连线尽可能短,以减少接线电容产
生寄生反馈而引起的寄生振荡。
几种常用的TTL门电路
74LS00
典型的TTL与非门器件,内部含有4个2输入端与
非门,共有14个引脚。引脚排列图如图所示。
简称4-2输入与非门。
Y  AB
74LS20
74LS04
内部含有
2个4输入端与非门。
2-4输入与非门。
6个非门。
VCC 2A 2B NC 2C 2D 2Y+VCC
R4
R2
R1
100Ω
750Ω
3kΩ
14 13 12 11 10 9 8
T3
T4
T2
74LS20
VCC 4A 4Y 5A 5Y 6A 6Y
14
13
12
2 3
R3
360Ω
4 5
R5
3kΩ
6T 7
5
11 10
9
8
6
7
74LS04
Y
1
内部含有
1
2
3
4
5
1A 1B NC 1C 1D 1Y GND
1A 1Y 2A 2Y 3A 3Y GND
TTL 反相器电路
74LS20 的引脚排列图
6 反相器 74LS04 的引脚排列图
Y  ABCD
YA
CC
R1
74LS02
74LS51
4-2输入 或非门。
与或非门。
VCC 3Y 3B 3A 4Y 4B 4A
R2
14
1
2
R4
12
T2
T1
R'1
13
11 T 310
9
4
R3
8
T4
74LS02
3
+VCC
6 T 75
5
R5
'2 2Y 2B 3A GND
1Y 1B T1A
T'
1
74LS02 的引脚排列图
TTL 与或非门电路
Y  A B
VCC 2B 2C 2D 2E 2F 2Y
14
13
12
Y
11
10
9
8
6
7
74LS51
1
2
3
4
5
2A 1A 1B 1C 1D 1Y GND
74LS51 的引脚排列图
Y  A B  C  D
本章小结
1.最简单的门电路是二极管与门、或门和三极管非门。它们是集
成逻辑门电路的基础。
2.目前普遍使用的数字集成电路主要有两大类,一类由NPN型三极管
组成,简称TTL集成电路;另一类由MOSFET构成,简称MOS集成电路。
3.TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达
林顿结构,这不仅提高了门电路的开关速度,也使电路有较强的驱动负
载的能力。在TTL系列中,除了有实现各种基本逻辑功能的门电路以外
还有集电极开路门和三态门。
4.MOS集成电路常用的是两种结构。一种是NMOS门电路,另一类是
CMOS门电路。与TTL门电路相比,它的优点是功耗低,扇出数大,噪声
容限大,开关速度与TTL接近,已成为数字集成电路的发展方向。
5.为了更好地使用数字集成芯片,应熟悉TTL和CMOS各个系列产品的
外部电气特性及主要参数,还应能正确处理多余输入端,能正确解决不
同类型电路间的接口问题及抗干扰问题。
第2章 习题
2.3
2.7
2.8
2.9
2.14
2.16
2.17
2.19
2.12
2.13

similar documents