Document

Report
Analogni i digitalni signali
Analogni signal
Digitalni signal
U elektronici analogni signali su kontinualno promenljivi
napon ili struja.
Fizičke veličine se uglavnom menjaju kontinualno i zato se
one mogu predstaviti preko analognih signala
(temperatura, pritisak, zvuk...).
Kod digitalnih signala vrednosti se menjaju skokovito i
signal može imati samo određene, diskretne, vrednosti.
Analogni signali se mogu aproksimirati digitalnim ili obrnuto digitalni,
analognim.
Digitalni signali koji imaju samo dva nivoa nazivaju se binarni signali.
Binarni signali imaju veoma veliku važnost, jer se koriste u logičkim i
računarskim kolima. Često se termin digitalni signali koristi u užem smislu i
pod terminom digitalni signal se podrazumeva binarni signal.
Brojni sistemi
Za razliku od dekadnog sistema u
kome jedna cifra može uzeti deset
različitih vrednosti, u binarnom
sistemu brojeva svaka cifra može
imati dve vrednosti – nula ili jedinica.
Svaki (binarni) broj se može zapisati
kao niz bita (binarnih cifara), pri
čemu svaka binarna cifra može imati
vrednost nula ili jedan.
U matematičkoj logici, odnosno
Bulovoj algebri, nula odgovara
predstavi netačnog iskaza, dok
jedinica odgovara predstavi tačnog
iskaza.
Pored dekadnog i binarnog sistema
često se koriste i oktalni i
heksadecimalni sistem brojeva
Dekadni
Binarni
Oktalni
Heksadecimalni
0
0
0
0
1
1
1
1
2
10
2
2
3
11
3
3
4
100
4
4
5
101
5
5
6
110
6
6
7
111
7
7
8
1000
10
8
9
1001
11
9
10
1010
12
A
11
1011
13
B
12
1100
14
C
13
1101
15
D
14
1110
16
E
15
1111
17
F
9410  10111102  1  2 6  0  2 5  1  2 4  1  2 3  1  2 2  1  21  0  2 0
Bulova (Boole) algebra
Engleski matematičar Džordž Bul (George Boole) je formalizovao logičke zakone i
formirao takozvanu Bulovu algebru.
Logički iskazi “pogrešno” i “tačno” se u Bulovoj algebri zamenjuju logičkom “nulom” i
logičkom “jedinicom” odnosno ciframa “0” i “1”
Bulova algebra definiše tri logičke operacije:
• “NE” operacija ili komplementiranje (NOT) za koju se koristi simbol “¯” (na primer Ā)
• “ILI” operacija ili logičko sabiranje (OR) za koju se koristi simbol “+” (na primer A+B)
• “I” operacija ili logičko množenje (AND) za koju se koristi simbol “•” (na primer A•B)
х
у
z=х+у
х
у
z=х•у
х
x
0
0
0
0
0
0
0
1
0
1
1
0
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
1
Funkcija “NE” se za razliku od “I” i “ILI” operacije izvodi nad jednom promenljivom
ili izrazom
Digitalna logika
• Definišu se dva moguća stanja digitalne logike:
– nisko naponsko stanje = logička nula (“0”) = netačno
– visoko naponsko stanje = logička jedinica (“1”) =
tačno
1
0
• Korišćenjem analognih elektronskih komponenti
(tranzistora, dioda, otpornika, itd.) mogu se konstruisati
elektronska kola koja su u stanju da repliciraju određene
logičke funkcije.
Istorijat digitalne elektronike
• Prva poluprovodnička digitalna elektronska kola
napravljena su 50-ih godina 20. veka na bazi
otporničko-tranzistorske logike (resistor-transistor logic
– RTL)
• Problem RTL tehnologije bio je u malom broju
mogućih veza na ulazu, visokoj potrošnji struje
(snage) i brzom zagrevanju kola. Ovaj problem je
delimično ublažen uvođenjem kola na bazi diodskotranzistorske logike (diode-transistor logic - DTL).
• Ubrzo posle uvođenja DTL tehnologije (1961. godine),
razvijena je i tehnologija na bazi tranzistorskotranzistorske logike (transistor-transistor-logic - TTL)
koja je i danas delimično u upotrebi. TTL je omogućio
značajno bržu promenu stanja na izlazu kola (oko 20
ns) u odnosu na prethodne tehnologije, a takođe je i
smanjio snagu disipacije i povećao broj veza na ulazu
i izlazu kola.
TTL tehnologija
• TTL tehnologija je dominirala sve do 90-ih godina prošlog
veka, kada je počeo uspon digitalne elektronike na bazi
CMOS (complementary metal-oxide-semiconductors)
tehnologije.
• Kod TTL tehnologije, logičkoj jedinici odgovara napon između
2.2 V i 5 V, dok logičkoj nuli odgovara napon između 0 i 0.8 V
na ulazu/izlazu kola. Napon napajanja je 5 V.
• U međuvremenu, TTL tehnologija je prošla kroz različita
unapređenja, pa su razvijane zasebne serije logičkih kola:
– low power TTL (L) – snižena snaga (oko 1 mW), a smanjena
brzina (oko 33 ns)
– high speed TTL (H) – znatno brža (oko 6 ns), ali sa značajno
većom snagom koju troši kolo (22 mW)
– Schottky TTL (S) – koristi Šotki diode na ulazima kola, brža kola
(3 ns), sa većom snagom disipacije (oko 19 mW)
– low power Schottky TTL (LS) – često korišćena kola, brzine
odziva oko 9.5 ns i snage disipacije oko 2 mW
– low voltage TTL (LVTTL) – napon napajanja je smanjen na 3.3 V,
itd.
CMOS tehnologija
• CMOS tehnologija danas je dominantno prisutna kao
tehnologija izrade digitalnih elektronskih kola. Umesto
bipolarnih tranzistora, ova tehnologija koristi tzv.
MOSFET (metal-oxide-semiconductor field-effect
transistor) tranzistore.
• Prednosti CMOS tehnologije su:
– veća brzina,
– manja snaga disipacije,
– veća gustina pakovanja digitalne logike na istoj zapremini
poluprovodnika
• CMOS je u najvećoj meri omogućio brzi razvoj
integrisanih kola (mikročipova, procesora, i sl.).
Zahvaljujući ovoj tehnologiji, moderni procesori koji se
koriste u računarima (2010.) mogu sadržati i više milijardi
tranzistora na prostoru ne većem od nekoliko cm2.
Stepen integracije
• Različiti stepeni integracije nastali su kao posledica
mogućnosti smanjenja dužine gejta (jednog od krajeva
MOSFET tranzistora). Smanjenjem dužine gejta
povećava se brzina rada tranzistora, a posledično i
brzina digitalne logike izrađene na bazi ove
tehnologije.
• Danas (2010.), CMOS integrisana kola se proizvode
na bazi 45 ili 32 (30) nm procesa. Ove dužine su
manje od talasne dužine koja odgovara brzini svetlosti
u poluprovodniku.
• Buduće generacije CMOS kola biće bazirane na
nanoelektronici (tranzistori na bazi jednog elektrona),
radi se na razvoju 22 nm i 16 nm procesa, a predviđa
se da će granica korišćenja poluprovodnika biti
uspostavljena na tehnološkim procesima od 7.9 nm.
Razvoj CMOS tehnologije
1600
1400
Tehnološki proces (nm)
1200
1000
800
Stepen integracije
600
400
200
0
1980
1985
1990
1995
2000
Godina
2005
2010
2015
2020
Primer realizacije NE funkcije
Ulaz
Ulaz
Izlaz
0
1
1
0
Izlaz
Funkcija prenosa
VDD
Logički invertor
Vu
Vi
Vi
Vi
VDD
VDD
VOH
NMl
NMh
VOL
VDD /2
VDD
Vu
Karakteristika prenosa idealnog
logičkog invertora
VOL VIL
VIH
VOH Vu
Karakteristika prenosa realnog
logičkog invertora
Tabela istinitosti i Karnoova
(Karnaugh) karta
Tabelom istinitosti se može prikazati bilo koja logička funkcija nad jednom ili
više ulaznih promenljivih. Broj redova u tabeli istinitosti odgovara stepenu
dvojke, čiji je eksponent jednak broju ulaznih promenljivih
Popunjavanje tabele istinitosti se izvodi na sledeći način. Najpre, ispišu se sve
moguće kombinacije stanja ulaznih promenljivih. Zatim, definiše se (tj. zadaje)
stanje na izlazu (rezultat logičke funkcije) za svaku od kombinacija stanja
ulaznih promenljivih. Tako popunjena tabela istinitosti, u potpunosti opisuje
proizvoljnu logičku funkciju.
x
y
z
0
0
1
0
1
1
1
0
1
1
1
0
x
0
1
0
1
1
1
1
0
y
Karnoove karte su nepraktične za funkcije sa preko četiri promenljive
Primeri tabela istinitosti za dve
ulazne promenljive
Konstante
x
y
z
0
0
0
0
1
0
1
0
0
1
1
0
x
y
z
0
0
1
0
1
1
1
0
1
1
1
1
z = “0”
x
0
1
0
0
0
1
0
0
0
1
0
1
1
1
1
1
y
“0”
z
x
y
z = “1”
“1”
z
Direktan prenos
x
y
z
0
0
0
0
1
0
1
0
1
1
1
1
x
y
z
0
0
0
0
1
1
1
0
0
1
1
1
z=x
x
0
1
0
0
1
1
0
1
0
1
0
0
y
x
z
x
y
0
z=y
y
1
1
1
z
Negacija
x
y
z
0
0
1
0
1
1
1
0
0
1
1
0
x
y
z
0
0
1
0
1
0
1
0
1
1
1
0
z = NOT x
x
0
1
0
1
0
1
1
0
0
1
1
1
y
x
z
x
y
0
z = NOT y
y
1
0
0
z
Logička kola – I i ILI
x
y
z
0
0
0
0
1
0
1
0
0
1
1
1
x
y
z
0
0
0
0
1
1
1
0
1
1
1
1
z = x AND y
x
0
1
0
0
0
1
0
1
0
1
0
1
y
x
z
y
x
y
0
1
1
1
z = x OR y
x
y
z
Logička kola – NI i NILI
x
y
z
0
0
1
0
1
1
1
0
1
1
1
0
z = x NAND y
x
0
y
0
1
1
x
z
1
y
1
1
0
x
z
y
x
y
z
0
0
1
0
1
0
1
0
0
1
1
0
x
0
1
0
1
0
x
1
0
0
y
y
z = x NOR y
z
x
y
z
Logička kola – EXILI i EXNILI
x
y
z
0
0
0
0
1
1
1
0
1
1
1
0
x
y
z
0
0
1
0
1
0
1
0
0
1
1
1
z = x XOR y
x
0
1
0
0
1
1
1
0
0
1
0
1
0
x
1
0
1
y
y
x
z
y
x
y
z = x XNOR y
z
Preostali slučajevi (1)
x
y
z
0
0
0
0
1
0
1
0
1
1
1
0
x
y
z
0
0
0
0
1
1
1
0
0
1
1
0
z = x AND (NOT y)
x
y
0
0
1
0
1
x
z
y
1
0
0
0
1
0
0
0
1
1
0
x
y
z = (NOT x) AND y
x
z
y
Preostali slučajevi (2)
x
y
z
0
0
0
0
1
1
1
0
1
1
1
0
x
y
z
0
0
1
0
1
0
1
0
0
1
1
1
z = x OR (NOT y)
x
y
0
0
1
1
1
x
z
y
1
0
1
0
1
0
1
0
1
1
1
x
y
z = (NOT x) OR y
x
z
y
Projektovanje logičke funkcije na
osnovu tabela istinitosti
• U slučaju da postoji više ulaznih promenljivih, za jednu
ili više izlaznih promenljivih, tada je određivanje
nepoznate logičke funkcije koja definiše izlaz na
osnovu ulaza moguće odrediti korišćenjem Karnoovih
karti, kada je poznata tabela istinitosti.
• Postoji više mogućih funkcija nad ulaznim
promenljivama koje će dati isti izlaz. Potrebno je naći
minimalnu funkciju odnosno realizovati funkciju preko
minimalnog broja logičkih kola.
• Sve funkcije je moguće realizovati korišćenjem samo
“NI” ili “NILI” kola
Primer
Nepoznata minimalna funkcija se nalazi na osnovu sledećeg:
• grupišu se sve “1” u karti u najveće moguće pravougaonike tako
da njihov broj u grupi bude jednak stepenu dvojke
• za svaku grupu se određuje logička funkcija koja je opisuje
• minimalna funkcija jednaka je “zbiru” logičkih funkcija grupa
x
y
z
w
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
1
xy
00
01
11
10
0
1
1
0
1
1
1
1
1
1
z
NOT (x)
x AND (NOT y)
z
w = NOT (x) OR (x AND (NOT y)) OR z
Memorijski elementi
• Prethodno prikazana logička kola su digitalna kola
koja reaguju “trenutno”, tj. za zadati ulaz saglasno
željenoj funkciji proizvode očekivani izlaz, bez
mogućnosti pamćenja prethodnih stanja izlaza kola.
• Navedena digitalna kola nazivaju se i tzv.
kombinatornom logikom.
• Memorijski elementi, tj. sekvencijalna logika, se uvode
kada je potrebno da izlaz digitalnih kola zavisi i od
prethodnog stanja izlaza, a ne samo od trenutne
vrednosti ulaznog signala.
• Digitalna kola koja spadaju u kategoriju memorijskih
elemenata, poput RS (reset-set) FF (flip-flop), D (delay
ili data) FF i drugih, predstavljaju osnovu za izgradnju
savremenih memorijskih čipova poput DDR memorije i
sl.
RS - FF
S
S
Q
Q
FF
R
Q
Q
R
oznaka
realizacija
tabela promene stanja
vremenski dijagrami
S
R
Q
Q
promena
S
0
0
*
*
prethodno
stanje
R
1
0
1
0
set (Q=“1”)
Q
0
1
0
1
reset (Q=“0”)
1
nedozvoljen
o
1
1
1
Q
Asinhrona logika
• Asinhronu logiku čine kola koja menjaju izlaz u
zavisnosti od ulaza i/ili prethodnog stanja izlaza kola,
brzinom koja zavisi od brzine propagacije kroz
elementarna logička kola koja ga sačinjavaju.
• Imajući u vidu da pojedinačna elementarna logička
kola mogu imati različita kašnjenja1, ako postoje
povratne sprege (veze između izlaza i pojedinih
delova kola), tada u nekim trenucima kolo može imati
nedefinisano stanje, što se može loše odraziti po
karakteristike kola.
• Zbog toga, iako asinhrona logika radi prilično brzo,
zbog potrebe da u svakom trenutku imamo definisano
i poznato stanje kola uvodi se signal takta (povorka
pravougaonih impulsa) koji dozvoljava uslovnu
promenu izlaza kola.
Svako logičko kolo ima svoje kašnjenje, koje je specifično za to kolo i zavisi od karakterisitka upotrebljenih elemenata,
iako se nalazi u određenim predvidljvim granicama definisanim za familiju i tehnologiju logičkih kola kojem on pripada.
1
Sinhrona logika
• Uvođenjem signala takta omogućava se da se promena u
stanju izlaza kola dešava:
– u zavisnosti od nivoa signala takta (kada je on visokog nivoa ili
kada je on niskog nivoa), ili
– u zavisnosti od promene nivoa signala takta (na rastuću ili
opadajuću ivicu signala takta).
• U realnim sistemima, brzina takta zavisi od brzine propagacije
kroz elementarna logička kola, jer se ne sme dozvoliti
promena izlaza kada su neka od elementarnih logičkih kola u
nedefinisanom stanju.
• Zbog toga, uvode se pored maksimalne brzine takta i pojmovi:
– vreme uspostave signala na ulazu logike, tzv. setup vreme (tSU),
– vreme zadržavanja signala na ulazu logike od promene takta
kako bi se dobio željeni izlaz, tzv. hold vreme (tH),
– vreme nakon koga se na izlazu od promene takta pojavljuje
željeni izlaz, tzv. clock-to-output vreme (tCO).
Sinhrona logika (2)
tSU
• Minimalni period takta
(koji odgovara
maksimalnoj učestanosti),
ako želimo ispravno
funkcionisanje logike, ne
sme biti manji od zbira
vremena uspostave i
vremena zadržavanja
signala na ulazu logike:
Tmin≤tSU+tH
tH
D
CLK
Q
Q
T
tCO
D-FF koji radi na nivo takta
D
Q
FF
C
Q
oznaka
realizacija
idealizovani vremenski dijagrami
tabela promene stanja
D
CLK
Q
Q
promena
x
0
*
*
prethodno
stanje
x
1
x
x
Q=D
D
CLK
Q
Q
Konverzija između analognih i
digitalnih signala
•Digitanlna obrada signala ima brojne prednosti nad analognim
metodama:
 manji je uticaj šuma i temperaturnih varijacija
 obrada, prenos i čuvanje su uglavnom jednostavniji
• Većina signala koji se generišu i koriste su analogni
• Često je neophodno prevesti signale iz analognog u digitalni
oblik i obrnuto
Odmeravanje analognih signala
“stepeničasta”
aproksimacija
originalnog signala
uzorak
nivo
više uzoraka omogućava veću tačnost
vreme
vreme pamćenja signala
Prati-pamti kolo
Vu
P
t
RS
Vi
Vu
C
Vp
t
P
RS
V
i
Vu
Vi
C
t
Teorema o odabiranju
Kontinualni signal ograničenog frekventnog opsega (f<fG) može
da se verno (potpuno) predstavi i rekonstruiše serijom tačaka
koje su merene u regularnim intervalima.
Da bi se signal mogao potpuno rekonstruisati interval
odabiranja (registrovanja vrednosti kontinualnog signala) T=1/fS
mora da bude manji od polovine perioda komponente signala
sa najvećom učestanosti (fG). Učestanost odabiranja fS=2fG se
naziva Niquist-ova učestanost.
Rekonstruisanje signala
Posmatramo sat sa jednom kazaljkom
Kvantizacija
• Rezultati uzorkovanja predstavljaju niz
impulsa različite amplitude čije vrednosti se
kreću između dve granice: min i max.
• Vrednosti amplituda mogu zauzeti
beskonačno mnogo vrednosti između ove
dve granice.
• Potrebno je mapirati beskonačno mnogo
vrednosti na konačan broj poznatih vrednosti.
• Ovo se postiže podelom razdaljine između
minimalne (min) i maksimalne (max)
vrednosti u L zona, svake visine 
 = (max - min)/L
Kvantizacioni nivoi i zone
• Sredini svake zone se dodeljuju vrednosti od 0 do L-1
(što daje L vrednosti )
• Svakom uzorku koji upada u zonu se dodeljuje vrednost
sredine zone.
• Pretpostavimo da imamo naponski signal amplitutde
između Vmin=-20 V and Vmax=+20 V.
• Želi se korišćenje L=8 kvantizacionih nivoa.
• Širina zone je = (20 – (-20))/8 = 5
• Osam zona su: -20 do -15; -15 do -10; -10 do -5; -5 do 0;
0 do +5; +5 do +10; +10 do +15; +15 do +20
• Srednje vrednosti su: -17,5; -12,5; -7,5; -2,5; 2,5; 7,5;
12,5; 17,5
Dodeljivanje kodova zonama
• Svakoj zoni se dodeljuje binarni kod.
• Broj bita neophodan za kodiranje zona,
odnosno broj bita po uzorku se dobija iz izraza:
nb = log2 L
• Ukoliko nb nije ceo broj vrši se zaokruživanje na
veću vrednost.
• Za dati primer, nb = 3
• Kodovi za 8 zona (ili nivoa) su dakle: 000, 001,
010, 011, 100, 101, 110, i 111
• Dodeljuju se kodovi zonama:
– 000 se odnosi na zonu -20 do -15
– 001 na zonu -15 do -10, itd.
Rezolucija AD/DA konvertora
– Rezolucija AD/DA konvertora predstavlja broj
kvantizacionih nivoa koji se koriste
– n-bitni konvertor koristi 2n diskretnih koraka
npr. 8-bitni konvertor koristi 28 ili 256 nivoa
10-bitni konvertor koristi 210 ili 1024 nivoa
16-bitni konvertor koristi 216 ili 65536 nivoa
– 8-bitni konvertor daje rezoluciju od otprilike
0.25%
– postoje konvertori sa 24-bitnom ili čak 32bitnom rezolucijom
– nema smisla koristiti rezolucije kod kojih je
kvantizacionog nivo manji od signala šuma
D/A konvertori
• Digitalno-analogni konvertor (skraćeno D/A ili DAC) je
poluprovodnička komponenta koja služi za pretvaranje
digitalnog koda u analogni signal.
• Digitalno-analogna konverzija je osnovno sredstvo kojim
se služe računarski sistemi i digitalni uređaji kako bi
preveli binarni zapis u analogne signale i na taj način
“komunicirali” sa spoljnjim svetom.
• D/A konvertori se koriste i kod digitalne kontrole mašina,
bele tehnike, itd.
• D/A konvertor na izlazu daje analogni naponski ili strujni
signal, proporcionalan ulaznom digitalnom kodu.
• Većina D/A konvertora prima ulazni signal preko više
pinova odjednom, međutim pojedini, primaju ulazni
signal serijski, odnosno bit po bit preko jednog pina.
D/A konvertori
– Proizvode se za veoma širok opseg rezolucija pri čemu se
u opštem slučaju brzina konverzije smanjuje sa
povećanjem rezolucije
– Kod tipičanog 8-bitnog D/A konvertora vreme
uspostavljanja signala je između 100 ns i 1 s
– Tipičan 16-bitni konvertor ima vreme uspostavljanja reda
nekoliko milisekundi
– Za posebne aplikacije konvertori velikih brzina rade sa
vremenom uspostavljanja reda nekoliko nanosekundi
– Video D/A konvertori mogu imati rezoluciju od 8 bita i
maksimalnu frekvenciju uzorkovanja od 330 MHz
D/A konvertor sa težinskom
otpornom mrežom
Rf
Dn-1
D0
Stacionarni registar
D1
MSB
Pn-1
R / 2n-1
Vi
P1
LSB
P0
R / 21
R / 20
Struja u grani u kojoj je uključen prekidač
Ii 
Vref
R
2i
Ukupna struja koju generišu sve grane
n 1
Upis
-Vref
I 
i 0
Kada je Di=0 prekidač je otvoren,
a kada je Di=1 prekidač je zatvoren
Vref
R
2i D i
Napon na izlazu D/A konvertora
Vi  R f  I 
R f Vref
R
n 1
2 D
i
i 0
i
Podela A/D konvertora
Generalno diskretizacija signala po amplitudi može da se
obavi upoređivanjem odmerka sa poznatim naponom, koji
se zove referenca, na tri nacina:
– KVANT PO KVANT - Broji se koliko se puta kvant ΔV sadrži u
odmerku s(tn) - brojačka konverzija. Analogno je premeravanju
nepoznate dužine sa pantljikom od 1m bez sitnijih podeoka.
Osobine: spor, jednostavan hardver.
– BIT PO BIT - U n uzastopnih trenutaka vremena određuje se
svaka od n binarnih cifara (bita) u digitalnoj reči Dn. Analogija sa
premeravanje nepoznate dužine sa n pantljiki čije su dužine 1m,
2m, 4m, 8m,..., (2n-1)m i koje se porede jedna po jedna sa s(tn).
Osobine: po brzini i složenosti hardvera kompromis između 1. i
3. tipa.
– ODMERAK PO ODMERAK - U jednom trenutku tn, određuje se
digitalna reč Dn. Analogija sa premeravanjem nepoznate dužine
tako što se raspolaže sa sa 2n-1 pantljika dužina 1m, 2m, 3m,
4m, 5m, 6m,..., (2n-1)i koje se istovremeno prislone i uporede
sa s(tn). Osobine: brz (trenutan), složen hardver
Brojački A/D konvertor - kvant po kvant
tip A/D konvertora
– Sastoji se od D/A konvertora, jednog komparatora,
brojača, generatora takta i kontrolne logike
– Kada je neophodno izvršiti konverziju
• Signal (zahtev za konverzijom) se šalje konvertoru i brojač
se resetuje na nulu
• Signal takta uvećava brojač dok referentni napon koji
generiše D/A konvertor ne postane veći od
analognog ulaza
analogni ulaz
• U tom trenutku izlaz
komparatora ide na
logičku “1”, čime se
kontrolnoj logici šalje
komparator
D/A
signal da je konverzija
konvertor
završena
• Vrednost brojača
Kontrolna logika
prestavlja digitalnu
Brojač
i generator takta
vrednost izlaza
+
-
Brojački A/D konvertor
– Vreme između početka i
kraja konverzije je poznato
kao vreme konverzije
– Mana brojačkog A/D
konvertora je vreme
potrebno da se izvrši
konverzija za veće napone
na ulazu
– Pri proračunu vremena
neophodnog za konverziju
mora se u obzir uzeti
najgori mogući slučaj
zahtev za
konverzijom
izlaz
komparatora
V
ulazni napon
izlaz iz D/A
konvertora
t
0
1
2
3
4
5
6
6
6
6
6
6 izlaz brojača
takt
t

similar documents