Document

Report
Decodificadores
n entradas
2n salidas
activas en bajo
Una y sola
una es
activada
Decodificadores
DECODIFICADOR DE 2 A 4 LINEAS:
TABLA DE VERDAD
Entradas
Salidas
B
A
G
Y0
Y1
Y2
Y3
X
X
1
1
1
1
1
0
0
0
0
1
1
1
0
1
0
1
0
1
1
1
0
0
1
1
0
1
1
1
0
1
1
1
0
Y0
A
Y1
B
Y2
G
Y3
Decodificadores
El decodificador como Generador de funciones
F = A,B,C (0,3,5,7)
Decodificadores
Circuitos decodificadores TTL
INTEGRADO
DECODIFICADOR
SEÑALES DE HABILITACION
74LS 139
2 a 4 líneas - Doble
G (activa en cero)
74LS138
3 a 8 líneas
G1 (activa en uno)
G2=G2A+G2B (activa en cero)
74LS154
4 a 16 líneas
G1,G2 (activa en cero)
74LS42/5
4 a 10 líneas ó
BCD a decimal
74LS155
2 a 4 líneas -Doble
G1 (activa en bajo), C1 (activa en alto)
G2 (activa en bajo), C2 (activa en bajo)
Multiplexores
Selector de datos o MUX
Multiplexores
Circuitos multiplexores TTL
INTEGRADO
MULTIPLEXOR
SEÑALES DE HABILITACION
74LS 150
1 de 16
Strobe (activa en cero
circuito).Salida W invertida
74LS 151
1 de 8
Strobe (activa en cero habilita el
circuito).Salidas Y y W complementarias.
74LS 153
2 (1 de 4)
Selección común. Señales de Strobe 1G y
2G separadas.
74LS 157
4 (1 de 2)
Strobe (activa en cero). Una palabra de 4
bits es seleccionada de dos fuentes.
habilita
el
Multiplexores
El Multiplexor como generador de funciones
F   A, B ,C (2,3,6,7)
Multiplexores
El Multiplexor como generador de funciones
ENTRADAS
F   A, B ,C , D (2,3,5,6,7,9,12,15)
SALIDA
A
B
C
D
Y
0
0
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
1
1
1
0
1
0
0
0
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
0
0
0
0
1
0
0
1
1
1
0
1
0
0
1
0
1
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
0
0
1
1
1
1
1
0
1
D
1
D
0
D
D
Multiplexores
Conexiones en cascada
Multiplexores
Diseñe un multiplexor de 1 de 32 líneas con
multiplexores de 1 de 8 líneas
a) Usando multiplexores y decodificadores
b) Usando solo multiplexores
Demultiplexores
Básicamente son enrutadores de señales.
Sal 0
Sal 1
Sal 2
Sal 3
in
Sal 0
A
B
DEC
EN
in
Sal 1
Sal 2
Sal 3
Circuitos Aritméticos
Sumadores de 1 bit
SUM  Cant  A  B
CARRY  A  B   A  B  Cant
Circuitos Aritméticos
SUMADOR DE 4 BITS
Bn An
CCn+n+
FA
B2 A2
Cn
FA
B1 A1
C2
FA
B0 A0
C1
FA
11
Sn
S2
S1
S0
C0
Circuitos Aritméticos
MANEJO DE NÚMEROS CON SIGNO
0 : números positivos
1: números negativos
Signo y magnitud :
S
+5
-5
0.0101
1.0101
Complemento a 1´s : +5
-5
0.0101
1.1010
M
Complemento a 2´s : Complemento a 1´s + 1
+5
0.0101
-5
1.1010 +1 = 1.1011
Circuitos Aritméticos
OPERACIONES EN COMPLEMENTO A 2´S
+5
0.0101
+7
0.0111
-----------------
-7
1.1001
+5
0.0101
-----------------
+7
0.0111
-5
1.1011
------------------
-7
1.1001
-5
1.1011
------------------
Circuitos Aritméticos
OPERACIONES EN COMPLEMENTO A 2´S
+5
0.0101
+7
0.0111
----------------+12 0.1100
-7
1.1001
+5
0.0101
-----------------2
1.1110
+7
0.0111
-5
1.1011
-----------------+2
0.0010
-7
1.1001
-5
1.1011
------------------12
1.0100
Circuitos Aritméticos
Realice las siguientes operaciones:
+57
-57
+75
-75
Con números signados de 8 bits : 1 de signo y 7 de magnitud
Qué ocurre ?
Funciona ?
Circuitos Aritméticos
Cs+1 Cs
01
---------------------+57 0.0111001
+75 0.1001011
---------------------+132 1.0000100
Cs+1 Cs
10
----------------------57
1.1000111
-75
1.0110101
----------------------132 0.1111100
No corresponden a los valores en decimal .
HAY OVERFLOW
Circuitos Aritméticos
Diseñe una unidad aritmética que, mediante
una entrada de selección S, sume ó reste dos
números binarios de 4 bits con signo.
Circuitos Aritméticos
CIRCUITO SUMADOR RESTADOR

similar documents