8051單晶片的接腳圖

Report
聲控鬧鐘專題製作報告
(8051)
報告者:朱耿育
紀翔舜
組員:詹以群
張永傑
指導老師:梁新潁
8051單晶片的接腳圖:
Vcc: 位於第40腳,電源接腳,需接+5v
Vss:位於第20腳,接地接腳
XTAL1及XTAL2: 位於第18.19腳
兩腳之間跨接一個石英晶體,內部振盪
器可產生單晶片工作所需之時脈信號,
常用之石英晶體有3.58MHZ 6MHZ
11.059MHZ 12MHZ 不可超過12MHZ。
XTAL1及XTAL2振盪電路
8051單晶片的接腳圖:
RESET: 位於第9腳,重置接腳,可在
RESET腳接上一個RC電路,當電源開啟
時可以產生開機重置的功能。一般會在
電容器兩端並接一個常開按紐,以便壓
下按紐時可強迫系統重置。
8051重置電路
8051單晶片的接腳圖:
EA/Vpp:位於第31腳,當EA=LOW時,
CPU只會執
行位於外部程式記憶體中的程式,當
EA=HIGH時,
CPU只執行內部程式記憶體中的程式,
在8031/32
中,此接腳必需接地,此接腳另一功能,
在燒錄
8751/52及89C51/52時,當作燒錄電壓
的輸入腳。
8051單晶片的接腳圖:
P0.0~P0.7:位於第32~39腳,8位元開汲
極輸入/輸出埠,每一支接腳皆可當做輸
入或輸出使用,且可被單獨定址,當輸
出資料時,接腳需外接一提升電阻
8051單晶片的接腳圖:
P1.0~P1.7:位於第1~8腳,8位元輸入/輸
出埠,內部具有提升電阻(約30K),每一
支接腳皆可當做輸入或輸出使用,在
8032/8052/8752/89C52等編號中,P1.0
及P1.1二隻腳具有下列功能:
T2(p1.0):計時/計數器2個外部脈波輸入
腳
T2EX(p1.1):計時/計數器2的捕捉/重載之
觸發輸入腳
8051單晶片的接腳圖:
P2.0~P2.7:位於第21~28腳, 8位元輸入
/輸出埠,內部具有提升電阻(約30K),
每一支接腳皆可當做輸入或輸出使用,
當外部記憶體位址為16位元寬時,位址
的高位元組由P2輸出。
8051單晶片的接腳圖:
P3.0~P3.7:位於第10~17腳, 8位元輸入
/輸出埠,每一支接腳皆可當做輸入或輸
出使用,P3各接腳也具有下列功能:
RXD(P3.0):串列埠輸入腳
T0(P3.4):計時器0外部輸入腳
TXD(P3.1):串列埠輸出腳
T1(P3.5):計時器1外部輸入腳
INT0(P3.2):外部中斷0輸入腳
WR(P3.6):外部擴充資料記憶體的寫入控
制信號
INT1(P3.3):外部中斷1輸入腳 RD(P3.7):
外部擴充資料記憶體的讀出控制信號
8051單晶片的接腳圖:
PSEN:位於第29腳,為外部程式記憶體讀
取致能信號接腳,當CPU欲讀取外部程
式記憶體之資料時,此腳會自動產生負
向脈波
ALE:位於第30腳,為位址栓鎖致能信號
輸出腳,當CPU存取外部擴充記憶體時,
可利用此腳輸出之負向脈波將P0輸出之
低8位元址匯流排信號鎖入外接栓鎖中
The end

similar documents