Document

Report
LOGICKÉ OBVODY
SEKVENČNÍ
1
Logické obvody sekvenční
A
B
&
Obvod kombinační
Y
Výstup je funkcí jen okamžitých
hodnot vstupů
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
C
Q
0
Q
__
Q
Obvod sekvenční
Výstup je ovlivněn hodnotami vstupů
před aktuální změnou
Musí mít paměť
Je taktován hodinovým signálem C (Clock)
Spínací zesilovač
Ucc
Ucc
Rk1
1
Rb1
Rk2
T1
0
Rb2
T2
1=Ucc
3
Spínací zesilovač
se 100% kladnou zpětnou vazbou
Ucc
Ucc
Rk1
1
Rb1
Rk2
T1
0
Rb2
T2
1=Ucc
4
Bistabilní klopný obvod (Bistable Flip-Flop)
Ucc
Ucc
Rk1
Rk2
1
0
otevřený T1
T2 zavřený
Rb1
Rb2
Stabilní stav , po zapnutí Ucc je náhodný
5
Bistabilní klopný obvod (Bistable Flip-Flop)
Ucc
Ucc
Rk1
Rk2
0
1
T2
T1
Rb1
Rb2
Set
Překlopení obvodu (Set)
6
Bistabilní klopný obvod (Bistable Flip-Flop)
Ucc
Ucc
Rk1
Rk2
0
1
T2
T1
Rb1
Rb2
Druhý stabilní stav
7
Bistabilní klopný obvod (Bistable Flip-Flop)
Ucc
Ucc
Rk1
Rk2
1
0
T2
T1
Rb1
Rb2
Reset
Překlopení obvodu (Reset)
8
Bistabilní klopný obvod (Bistable Flip-Flop)
Ucc
Ucc
Rk1
Rk2
1
0
T2
T1
Rb1
Rb2
První stabilní stav
9
R – S klopný obvod
Set
__
S
1
1
0
Reset
__
R
Q
__
Q
__
R
__
S
Q
1
1
Q
__
Q
__
Q
1
0
1
0
0
1
0
1
0
0
zakázaný stav
1
__
SN 74LS 279 N
4x RS flip flop
DIP16
S
Q
__
__
R
Q
10
D klopný obvod (D Latch)
D
Data
E
D
Q
0
X
Q
__
Q
__
Q
1
0
0
1
1
1
1
0
Q
D
Q
__
E
Q
__
Q
E
Enable
11
D klopný obvod (D Latch)
E
D
Q
0
X
Q
__
Q
__
Q
1
0
0
1
1
1
1
0
D
E
Q
__
Q
SN 74 75 N
Quad D Latch
DIP16
12
D klopný obvod (D Flip-Flop)
Q
CLK
D
Q
0
X
Q
__
Q
__
Q
0
0
1
1
1
0
D
C
Clock
C
_
Q
Q
__
Q
Data
D
13
D klopný obvod (D Flip-Flop)
C
D
Q
0
X
Q
__
Q
__
Q
0
0
1
1
1
0
D
Q
C __
S Q
R
SN 74 74 D
Dual D Type Triggered Flip Flop
With Set and Reset
SO14
14
J-K klopný obvod (J-K Flip-Flop)
J
Q
CLK
J
K
Q
0
0
0
Q
__
Q
__
Q
0
1
0
1
1
0
0
1
1
1
__
Q
J
C
CLK
Clock
K
K
Q
Q
__
Q
_
_Q
15
J-K klopný obvod (J-K Flip-Flop)
C
J
K
Q
0
0
0
Q
__
Q
__
Q
0
1
0
1
1
0
0
1
1
1
__
Q
J
C
K
R
Q
Q
__
Q
CD 74 HCT 73 M
Dual J - K Type Flip Flop
With Reset
SO14
16
Klopné obvody (Flip-Flops) řady 74 XX
XX
Funkce
výstup
pouzdra
73
2x JK klopný obvod, reset
TP
DIP14, SO14
74
2x D klopný obvod, set, reset
TP
DIP14, SO14
75
4x D Latch
TP
DIP16, SO16
107
2x JK klopný obvod, reset
TP
DIP14, SO14
112
2x JK klopný obvod, set, reset
TP
DIP16, SO16
259
8x adresovatelný D Latch, reset
TP
DIP16, SO16
273
8x D Latch, reset
TP
DIP20, SO20
373
8x D Latch nebo 8x D klopný obvod
3st
DIP20, SO20
564
8x D klopný obvod
3st
DIP20, SO20
574
8x D klopný obvod
3st
DIP20, SO20
http://cs.wikipedia.org/wiki/Seznam_logických_integrovaných_obvodů_řady_7400
17
Registry (Registers)
Sestava klopných obvodů pro uložení dat, obvykle 8 bitů
Sériový vstup
(Serial Input)
Clock
Paralelní vstupy
(Parallel Inputs)
D1
D0
D7
D
D
D
C Q
C Q
Q0
Sériový výstup
(Serial Output)
C Q
Q1
Paralelní výstupy
(Parallel Outputs)
Q7
18
Registr paralelní
D0
D1
D
D
C
Clock
D2
C
Q
Q0
D3
D
C
Q
Q1
D4
D
C
Q
Q2
D5
D
D
C
Q
C
Q
Q3
D6
Q4
D7
D
C
Q
Q5
D
C
Q
Q
Q6
Q7
Vzorkovací paměť na 8 bitů
Realizovatelná obvodem 74 HCT 374 – DIP20, SO20
19
Posuvný registr (Shift Register)
Q0
Data
D Q
C
Q1
Q3
Q2
D Q
D Q
D Q
C
C
C
Q5
Q4
D Q
C
D Q
C
Q6
D
C
Q
Q7
D
Q
C
Clock
8 bitový registr, paralelní výstup, sériový vstup
Sériově – paralelní převodník
Paměť FIFO (First In First Out)
Realizovatelné obvodem 74 HCT 164 – DIP14, SO14
20
Děliče kmitočtu (Prescalers)
CLK
C Q
C Q
CLK/2
C Q
CLK/4
C Q
CLK/8
CLK/2n
21
Čítače (Counters)
Sestava KO, mění stav na každý hodinový impulz
LSB
J
CLK
C
K
Q
__
Q
A
B
J
C
K
Q
__
Q
MSB
J
C
K
C
CLK
A
B
C
0
0
0
0
Q
1
1
0
0
Q
2
0
1
0
3
1
1
0
4
0
0
1
5
1
0
1
6
0
1
1
7
1
1
1
8
0
0
0
9
1
0
0
__
Asynchronní tříbitový čítač vpřed
kapacita počítání 0 až 7
22
Čítače (Counters)
LSB
J
Q
C
K
__
Q
A
MSB
B
Q
J
C
K
__
Q
CLK
CLK
A
B
0
0
0
1
1
1
2
0
1
3
1
0
4
0
0
Synchronní dvoubitový čítač vzad
kapacita počítání 3 až 0
23
Čítače (Counters)
LSB
Q
J
CLK
C
K
QA
QC
QB
J
Q
C
K
Q
J
C
K
CLK
QA
QB
QC
QD
0
0
0
0
0
Q
1
1
0
0
0
__
2
0
1
0
0
3
1
1
0
0
4
0
0
1
0
5
1
0
1
0
6
0
1
1
0
7
1
1
1
0
8
0
0
0
1
9
1
0
0
1
10
0
0
0
0
MSB
J
C
K
QD
Q
Dekadický čtyřbitový čítač vpřed
se zkráceným cyklem
kapacita počítání 0 až 9
24
Čítače (Counters)
SN 74 LS 90 N
Dekadický čtyřbitový čítač vpřed
se zkráceným cyklem
kapacita počítání 0 až 9
14 A
01
BD
02 R0
03 R0
07 R9
06 R9
CT10
A
12
B
09
C
08
D
11
SN 74 HCT 193 D
Binární čtyřbitový čítač vpřed / vzad
s předvolbou
kapacita počítání 0 až 15 nebo 15 až 0
Count Down 04 CD CT2
Count Up 05 CU
15
01
10
09
A
B
C
D
Loading 11 L
Reset 14 R
A
03
B
02
C
06
D
07
13
BO
CA 12
Borrow
Carry
25
Čítače (Counters)
XX
Funkce
výstup
pouzdra
90
BCD čítač (dělič dvěma a pěti)
TP
DIP14, SO14
93
Binární čítač (dělič dvěma a osmi)
TP
DIP14, SO14
190
Synchronní obousměrný BCD čítač
TP
DIP16, SO16
191
Synchronní obousměrný binární čítač
TP
DIP16, SO16
192
Synchronní obousměrný BCD čítač
TP
DIP16, SO16
193
Synchronní obousměrný binární čítač
TP
DIP16, SO16
196
Asynchronní obousměrný BCD čítač
TP
DIP14, SO14
197
Asynchronní obousměrný binární čítač
TP
DIP14, SO14
390
2x 4bitový BCD čítač
TP
DIP16, SO16
393
2x 4bitový binární čítač
TP
DIP14, SO14
http://cs.wikipedia.org/wiki/Seznam_logických_integrovaných_obvodů_řady_7400
26
Počítadlo 0 až 99
Propojení výstupu A se
vstupem BD
nutné u 7490
První dekáda
Jednotky
Propojení výstupu D první
dekády se vstupem A
druhé dekády
Druhá dekáda
Desítky
27
Počítadlo 0 až 99
Vstup počítadla
0
0
0
0
První dekáda
Jednotky
Stav po
vynulování
0
0
0
0
Druhá dekáda
Desítky
28
Počítadlo 0 až 99
Vstup počítadla
Stav po
1.impulzu
1
0
0
0
0
0
0
0
První dekáda
Jednotky
Druhá dekáda
Desítky
29
Počítadlo 0 až 99
Vstup počítadla
Stav po
2.impulzu
0
1
0
0
0
0
0
0
První dekáda
Jednotky
Druhá dekáda
Desítky
30
Počítadlo 0 až 99
Vstup počítadla
Stav po
9.impulzu
1
0
0
1
0
0
0
0
První dekáda
Jednotky
Druhá dekáda
Desítky
31
Počítadlo 0 až 99
Vstup počítadla
Stav po
10.impulzu
0
0
0
0
1
0
0
0
První dekáda
Jednotky
Druhá dekáda
Desítky
32

similar documents